JPH0773232A

JPH0773232A - Ｈｄｌ解析における回路情報抽出装置

Info

Publication number: JPH0773232A
Application number: JP5220182A
Authority: JP
Inventors: Masaaki Murakami; 雅映村上; Takafumi Inoue; 貴文井上
Original assignee: Renesas Design Corp; Mitsubishi Electric Corp; Mitsubishi Electric Semiconductor Systems Corp
Current assignee: Renesas Design Corp; Mitsubishi Electric Corp; Mitsubishi Electric Semiconductor Systems Corp
Priority date: 1993-09-03
Filing date: 1993-09-03
Publication date: 1995-03-17

Abstract

(57)【要約】【目的】集積回路の開発初期において、必要となる回
路情報を抽出することにより、集積回路の開発工期を短
縮するＨＤＬ解析回路情報抽出装置を得ることを目的と
する。【構成】入力されたＨＤＬ記述から、ＨＤＬ記述の示
す回路の動作に関する情報を抽出するようにしたもので
ある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体集積回路にお
いて、マスターの決定、およびパッケージの決定等の仕
様決定、あるいは、回路仕様決定に必要な情報を、ＨＤ
Ｌ（ＨａｒｄｗａｒｅＤｅｓｃｒｉｐｔｉｏｎＬａ
ｎｇｕａｇｅ）記述から、自動的に解析して抽出するＨ
ＤＬ解析回路情報抽出装置に関するものである。

【０００２】

【従来の技術】図１０は従来のＨＤＬ解析回路情報抽出
装置を示すとともに、その故障検出情報、あるいは消費
電力情報を抽出する場合の動作を示した図である。この
図において、１２は、ＨＤＬ記述による回路情報からゲ
ートレベルで記述されたネットリスト、あるいは回路図
を得るための論理合成装置、１３は、ゲートレベルの回
路情報を用いて、論理シミュレーションを行ない、回路
情報の真偽を判定する論理シミュレーション装置、１４
は、ゲートレベルの回路情報を用いて故障検出情報を得
るための故障シミュレーション装置、１５は、ゲートレ
ベルの回路情報を用いて、消費電力情報を得るための消
費電力見積装置である。

【０００３】次に動作について説明する。まず、ＨＤＬ
記述ネットリストは、論理合成装置１２により、ＨＤＬ
記述からゲートレベルのネットリスト、あるいは、ゲー
トレベルの回路図へと変換される。

【０００４】論理シミュレーション装置１３は、変換さ
れたゲートレベルのネットリスト、あるいは、ゲートレ
ベルの回路図の真偽を確かめるために、論理シミュレー
ションを行なう。

【０００５】論理シミュレーションで、ゲートレベルの
ネットリスト、あるいは回路図が、正確であると判断さ
れた場合には、故障シミュレーション装置１４により、
故障検出情報が抽出されるとともに、消費電力見積装置
１５により、消費電力情報が抽出される。

【０００６】また、論理シミュレーションにより、ゲー
トレベルのネットリスト、あるいは回路図に、誤りがあ
ると判断された場合には、ゲートレベルのネットリス
ト、あるいは回路図の何処に誤りが存在するかを特定す
る。その後に、ゲートレベルのネットリスト、あるい
は、ゲートレベルの回路図を修正して再度、論理シミュ
レーションを実行する。また、ＨＤＬ記述により、ネッ
トリストを修正した場合には、再度、論理合成装置１２
により、ゲートレベルのネットリスト、あるいは、ゲー
トレベルの回路図へ変換後、論理シミュレーションを実
行する。

【０００７】

【発明が解決しようとする課題】従来のＨＤＬ解析回路
情報抽出装置は以上のように構成されているので、ＬＳ
Ｉの故障検出情報を抽出するためには、ＬＳＩの回路構
成を模式的に表現された最小構成要素（ゲート単位）で
のシミュレーションを行なわなければならない。このた
めに、ＨＤＬで表された回路では、ゲート単位で構成さ
れた回路へ変換後に、シミュレーションを行なう必要が
あり、このシミュレーションを行なうために、多くの時
間が必要となるなどの問題点があった。

【０００８】また、ＬＳＩの仕様を決定する際に必要な
情報を得るために、様々なシミュレーションを行なう必
要があり、これによっても、多くの時間と人手とが必要
となってしまうなどの問題点があった。

【０００９】請求項１の発明は、上記のような問題点を
解消するためになされたもので、ゲートレベルでのシミ
ュレーションによって得られる情報を、より簡単に、し
かも短時間で獲得できるＨＤＬ解析回路情報抽出装置を
得ることを目的とする。

【００１０】また、請求項２の発明は、ＨＤＬ記述によ
る回路の故障検出情報を、短時間で得られ、容易にフィ
ードバックできるＨＤＬ解析回路情報抽出装置を得るこ
とを目的とする。

【００１１】また、請求項３の発明は、ＨＤＬ記述によ
る回路の消費電力情報を、短時間で容易に抽出できるＨ
ＤＬ解析回路情報抽出装置を得ることを目的とする。

【００１２】また、請求項４の発明は、ＨＤＬ記述によ
る回路の回路規模の見積を、短時間で容易にできるＨＤ
Ｌ解析回路情報抽出装置を得ることを目的とする。

【００１３】また、請求項５の発明は、ＨＤＬ記述によ
る回路のＬＳＩの仕様を、短時間で容易に決定できるＨ
ＤＬ解析回路情報抽出装置を得ることを目的とする。

【００１４】また、請求項６の発明は、ＨＤＬ記述によ
る回路の未故障検出の箇所を、ＨＤＬ記述中の何処にあ
るかを特定して表示できるＨＤＬ解析回路情報抽出装置
を得ることを目的とする。

【００１５】また、請求項７の発明は、仮想配線情報を
使用して、ＨＤＬ記述を用いた仮想シミュレーションを
実行できるＨＤＬ解析回路情報抽出装置を得ることを目
的とする。

【００１６】また、請求項８の発明は、ＨＤＬ記述を解
析し実行された仮想シミュレーションにより発生したタ
イミングエラーを、ＨＤＬ記述上に記述して表示できる
ＨＤＬ解析回路情報抽出装置を得ることを目的とする。

【００１７】

【課題を解決するための手段】請求項１の発明に係るＨ
ＤＬ解析回路情報抽出装置は、入力されたＨＤＬ記述か
ら、ＨＤＬ記述の示す回路の動作に関する情報を抽出す
るようにしたものである。

【００１８】また、請求項２の発明に係るＨＤＬ解析回
路情報抽出装置は、ＨＤＬ記述の示す回路の動作に関す
る情報を解析して、この回路の故障検出情報を抽出する
ようにしたものである。

【００１９】また、請求項３の発明に係るＨＤＬ解析回
路情報抽出装置は、ＨＤＬ記述の示す回路の動作に関す
る情報を解析して、この回路の消費電力を見積るように
したものである。

【００２０】また、請求項４の発明に係るＨＤＬ解析回
路情報抽出装置は、ＨＤＬ記述の示す回路の動作に関す
る情報を解析して、この回路の回路規模を見積るように
したものである。

【００２１】また、請求項５の発明に係るＨＤＬ解析回
路情報抽出装置は、ＨＤＬ記述の示す回路の回路規模の
見積結果、または、この回路の消費電力の見積結果に応
じて、回路の構成要素を選択するようにしたものであ
る。

【００２２】また、請求項６の発明に係るＨＤＬ解析回
路情報抽出装置は、ＨＤＬ記述の示す回路の動作に関す
る情報を解析して、この回路の故障検出情報または未故
障検出情報を抽出し、この回路の故障検出箇所または未
故障検出箇所をＨＤＬ記述上に表示するようにしたもの
である。

【００２３】また、請求項７の発明に係るＨＤＬ解析回
路情報抽出装置は、ＨＤＬ記述の示す回路の回路規模を
見積り、その結果を基にして、回路に適した仮想配線を
選択し、この仮想配線情報を回路の動作に関する情報に
用いて、回路の仮想シミュレーションを実行するように
したものである。

【００２４】また、請求項８の発明に係るＨＤＬ解析回
路情報抽出装置は、仮想シミュレーションの実行でタイ
ミングエラーが発生すると、このタイミングエラーを基
にしてＨＤＬ記述上のエラー箇所を求めるようにしたも
のである。

【００２５】

【作用】請求項１の発明におけるＨＤＬ解析回路情報抽
出装置は、入力されたＨＤＬ記述から、ＨＤＬ記述の示
す回路の動作に関する情報を抽出する抽出手段を備えた
ことにより、ゲートレベルでのシミュレーションを実施
することで得られるような情報が、より簡単に獲得され
る。

【００２６】また、請求項２の発明におけるＨＤＬ解析
回路情報抽出装置は、ＨＤＬ記述の示す回路の動作に関
する情報を解析して、この回路の故障検出情報を抽出す
る故障検出情報抽出手段を備えたことにより、ＨＤＬ記
述をゲートレベルでシミュレーションした場合に得られ
る回路の故障検出情報が、短時間で獲得される。

【００２７】また、請求項３の発明におけるＨＤＬ解析
回路情報抽出装置は、ＨＤＬ記述の示す回路の動作に関
する情報を解析して、この回路の消費電力を見積る消費
電力見積手段を備えたことにより、ゲートレベルでシミ
ュレーションした場合に得られる消費電力情報が、短時
間で抽出される。

【００２８】また、請求項４の発明におけるＨＤＬ解析
回路情報抽出装置は、ＨＤＬ記述の示す回路の動作に関
する情報を解析して、この回路の回路規模を見積る回路
規模見積手段を備えたことにより、ゲートレベルでシミ
ュレーションの場合に得られる回路規模情報が、つま
り、ゲートレベルに変換された場合の回路規模情報が、
短時間で得られる。

【００２９】また、請求項５の発明におけるＨＤＬ解析
回路情報抽出装置は、回路規模の見積結果、または消費
電力の見積結果に応じて回路の構成要素を選択する構成
要素選択手段を備えたことにより、具体化された上記回
路の構成要素に関する情報が、短時間で得られる。

【００３０】また、請求項６の発明におけるＨＤＬ解析
回路情報抽出装置は、ＨＤＬ記述の示す回路の故障検出
情報または未故障検出情報を抽出し、回路の故障検出箇
所または未故障検出箇所を、ＨＤＬ記述上で表示する表
示手段を備えたことにより、ＨＤＬ記述の示す回路の未
故障検出または故障検出の箇所の位置が、素早く表示さ
れる。

【００３１】また、請求項７の発明におけるＨＤＬ解析
回路情報抽出装置は、ＨＤＬ記述の示す回路の回路規模
を見積り、その結果を基にして、回路に適した仮想配線
を選択し、選択した仮想配線情報を回路の動作に関する
情報に用いて、回路の仮想シミュレーションを実行する
シミュレーション手段を備えたことにより、回路の仮想
配線が決定され、配線情報を用いた回路の仮想シミュレ
ーションが実行される。

【００３２】また、請求項８の発明におけるＨＤＬ解析
回路情報抽出装置は、仮想シミュレーションの実行でタ
イミングエラーが発生すると、このタイミングエラーを
基にしてＨＤＬ記述上のエラー箇所を求めるタイミング
エラー発生箇所表示手段を備えたことにより、前記の仮
想シミュレーションにより発生したタイミングエラー
が、ＨＤＬ記述上に特定され表示される。

【００３３】

【実施例】

実施例１．以下、この発明の実施例１を図について説明
する。図１において、１はＨＤＬ記述解析装置（抽出手
段）であり、このＨＤＬ記述解析装置１は、ＨＤＬ記述
を解析して、ＨＤＬ記述中のＲＴＬ記述あるいは機能記
述の部分を抽出して出力するものである。ここで、図２
は、機能記述によるＨＤＬ記述の例であり、図３は、図
２に示されたＨＤＬ記述をゲートレベルで記述したもの
である。具体的には、ＨＤＬ記述解析装置１は、図２に
示す様な機能記述の演算子（図２の「＆」参照）を抽出
して出力するようになっている。即ち、ＨＤＬ記述解析
装置１は、ＨＤＬ記述から回路の動作に関する情報を抽
出して、これを簡略化された回路情報（論理シミュレー
ション情報）として出力するものである。当然のことな
がら、シミュレーションで指示される処理動作は、ＨＤ
Ｌ記述解析装置１の抽出する回路情報の示す動作と同様
である。このことについて説明すると、即ち、ゲートレ
ベルのシミュレーションでは、ゲートの入力信号を判断
し、それぞれのゲートに見合った出力が得られる。例え
ば、図３に示すＡＮＤゲートでは、入力ＩＮ１に
「１」，入力ＩＮ２に「１」が入力された時に、出力Ｏ
ＵＴに「１」が出力される。また、入力ＩＮ１あるいは
入力ＩＮ２の何方か一方、または両方に「０」が入力さ
れると、出力ＯＵＴに「０」が出力される。これと同様
の結果は、図２の機能記述の演算子「＆」を使用するこ
とで得られる。つまり、演算子「＆」により、入力ＩＮ
１と入力ＩＮ２とが共に真ならば真が得られ、何方か一
方あるいは共に偽ならば偽が得られる。このように、機
能記述等からなる回路情報を用いても、ゲートレベルで
の論理シミュレーションと同様の論理シミュレーション
を行なうことができる。

【００３４】２はＨＤＬ記述解析装置１によって抽出さ
れた回路情報（動作情報）と、故障検出用の入力テスト
パターンとを解析することにより、故障検出情報を抽出
する故障検出情報抽出装置（故障検出情報抽出手段）で
ある。なお、入力テストパターンとは、ＬＳＩの回路の
動作をチェックするための波形データのことである。即
ち、故障検出情報抽出装置２は、回路の動作情報から、
回路で成される処理動作を認識し、認識した回路動作に
上記入力テストパターンを当てはめることで、この回路
の故障時の故障を検出するための故障検出情報を得るも
のである。例えば、図２の演算子「＆」の場合、故障検
出情報抽出装置２は、演算子「＆」を解析して、この回
路の入力の何方かが縮退故障すると、その出力が「０」
となることを求め、このような関係を故障検出情報とし
て出力するようになっている。なお、回路の動作情報
は、ゲートレベルのシミュレーションの指示する動作と
同様である。このため、故障検出情報抽出装置２の出力
する故障検出情報は、ゲートレベルのシミュレーション
結果によるものと同様である。例えば、図２のＨＤＬ記
述の回路の場合、この回路のゲートレベルのシミュレー
ションでは、図３のＡＮＤゲートの入力ＩＮ１またはＩ
Ｎ２の何方かが縮退故障すると、入力がどのように変化
しても出力として「０」しか得られないことが示され
る。これは、上記の演算子「＆」の解析によるものと同
様である。このように、本装置では、上記記載の示すよ
うに、論理シミュレーションを行なわずに、回路の動作
情報を直接抽出してその代わりとし、この動作を基にし
て故障シミュレーションを行なうようになっているので
ある。

【００３５】次に動作について説明する。ＨＤＬ記述解
析装置１は、ＨＤＬ記述からＲＴＬ記述あるいは機能記
述の部分を抽出し、この抽出情報（回路情報）を故障検
出情報抽出装置２に出力する。

【００３６】上記の抽出情報を受けた故障検出情報抽出
装置２は、この情報を解析することで、この回路の処理
動作を認識する。さらに、故障検出情報抽出装置２は、
認識した回路動作に入力テストパターンを当てはめて、
故障シミュレーションを実施例し、回路の故障検出情報
を求める。

【００３７】このように、故障検出情報抽出装置２は、
回路をゲートレベルに変換することなく、回路情報（動
作情報）に直接入力テストパターンを用いることによ
り、ゲートレベルでのシミュレーションを用いて得られ
る故障検出情報と同じものを、短時間で、しかも容易に
抽出するのである。

【００３８】実施例２．以下、この発明の実施例２を図
について説明する。図４において、１はＨＤＬ記述解析
装置であり、この装置は、先の実施例１で説明した通り
のものである。また、３はＨＤＬ記述解析装置１より抽
出された回路（の動作）情報と、消費電力見積用の入力
テストパターンを解析することにより、回路の消費電力
を見積る消費電力見積装置（消費電力見積手段）であ
る。詳述すると、消費電力見積装置３は、回路の動作情
報から、回路でなされる処理動作を認識し、認識した回
路動作に上記入力テストパターンを当てはめてテストす
ることで、この回路の処理で必要とされる消費電力を見
積るものである。即ち、この消費電力見積装置３も、実
施例１の故障検出情報抽出装置２と同様に、論理シミュ
レーションから回路の動作情報を得ることはせず、抽出
した回路の動作情報を直接貰い受けて、回路の動作をテ
ストするようになっている。例えば、ＡＮＤゲートの出
力ＯＵＴが「０」→「１」に変化した時の消費電力量
と、「１」→「０」に変換した時の消費電力量とを参照
することで、入力テストパターンによって動作したＡＮ
Ｄゲートの消費電力量が得られるが、消費電力見積装置
３は、このような算出を機能記述等に入力テストパター
ンを用いて行なうようになっているのである。

【００３９】次に動作について説明する。ＨＤＬ記述か
らＨＤＬ記述解析装置１によって得られた抽出情報は、
消費電力見積装置３へ出力される。すると、消費電力見
積装置３は、この回路情報を入力テストパターンにより
解析することで、この回路の処理動作を認識する。そし
て、消費電力見積装置３は、認識した回路動作に入力テ
ストパターンによる具体的なテストデータ等を当てはめ
ることにより、この回路の動作によって発生する回路の
消費電力を見積る。

【００４０】このように、消費電力見積装置３は、回路
をゲートレベルに変換することなく、先の図３に示され
るゲートレベルで行なわれるシミュレーションで得られ
る消費電力見積情報が、短時間で、しかも容易に抽出さ
れる。

【００４１】実施例３．以下、この発明の実施例３を図
について説明する。図５において、１はＨＤＬ記述解析
装置であり、この装置は、先の実施例１で説明した通り
のものである。また、４はＨＤＬ記述解析装置１によっ
て抽出された回路情報を解析することにより、ＨＤＬ記
述で書かれた回路が、実際のＬＳＩになったときの回路
規模を見積る回路規模見積装置（回路規模見積手段）で
ある。例えば、回路規模見積装置４は、機能記述等の演
算子により、回路をゲートレベルに変換した時のゲート
数を得て、回路全体のトランジスタ数を算出するように
なっている。なお、それぞれのゲートが必要とするチッ
プ上のトランジスタ数は、予め決まっているので、これ
をもとにして回路規模見積装置４は、ゲート数からトラ
ンジスタ数を求めるのである。

【００４２】次に動作について説明する。ＨＤＬ記述解
析装置１からの抽出情報は、回路規模見積装置４へ出力
される。この回路情報を受けた回路規模見積装置４は、
この情報から、回路全体のトランジスタ数を算出するこ
とにより、回路の回路規模を見積る。

【００４３】このように、ＨＤＬ記述解析装置１によっ
て回路情報が得られ、さらに、この回路情報を元に、回
路規模見積装置４によって、回路規模が見積られること
により、ゲートレベルでのシミュレーションで得られる
回路規模見積情報と同等のものが、短時間で、しかも容
易に抽出される。

【００４４】実施例４．以下、この発明の実施例４を図
について説明する。図６において、１はＨＤＬ記述解析
装置、３は消費電力見積装置、４は回路規模見積装置で
あり、これらの装置は、上記の各の実施例で説明した通
りのものである。なお、消費電力見積装置３によって抽
出された消費電力情報と、回路規模見積装置４によって
抽出された回路規模情報とは、次に説明するＬＳＩ情報
抽出装置５へ出力されるようになっている。また、５は
ＬＳＩ情報抽出装置（構成要素選択手段）である。この
ＬＳＩ情報抽出装置５は、上記の消費電力情報と回路規
模情報とを基にして、ＨＤＬ記述の示す回路にとっての
最適なマスターやパッケージ等のＬＳＩの情報を抽出す
るものである。具体的には、ＬＳＩ情報抽出装置５は、
入力した消費電力情報と回路規模情報の示す電力値や規
模に応じた適切なマスターやパッケージを、予め用意し
ているマスター情報６とパッケージ情報７との中から選
択するものである。

【００４５】次に動作について説明する。ＨＤＬ記述解
析装置１からの抽出情報をもとに、消費電力見積装置３
と回路規模見積装置４とから、消費電力見積情報と回路
規模見積情報とが得られ、これらの情報が、ＬＳＩ情報
抽出装置５へ出力される。

【００４６】ＬＳＩ情報抽出装置５は、上記の回路情報
による回路を構成するにあたって、上記の各情報を基に
して、最適なマスターや最適なパッケージ等を選択し、
それらの情報を抽出する。

【００４７】そして、最適なマスターやパッケージ等の
情報を、上記の回路情報に添えて出力することにより、
的確で具体化されたＬＳＩ情報が抽出される。即ち、Ｈ
ＤＬ記述による回路のＬＳＩの仕様が、短時間で容易に
決定される。

【００４８】実施例５．以下、この発明の実施例５を図
について説明する。図７において、１はＨＤＬ記述解析
装置、２は故障検出情報抽出装置であり、これらの装置
は、上記の実施例１で説明した通りのものである。ま
た、８は、故障検出情報抽出装置２で抽出された故障検
出情報により、ＨＤＬ記述中の故障の検出されていない
箇所を求め、これをＨＤＬ記述上で特定し表示する未故
障検出箇所表示装置（表示手段）である。

【００４９】次に動作について説明する。ＨＤＬ記述解
析装置１からの抽出情報をもとに、故障検出情報抽出装
置２によって故障検出情報が得られ、この情報が、未故
障検出箇所表示装置８へ出力される。そして、故障検出
情報を受信した未故障検出箇所表示装置８によって、未
故障の箇所が検出されて、それがＨＤＬ記述上に表示さ
れる。

【００５０】この結果、ＨＤＬ記述上の未故障の箇所を
一目で理解することができる。しかも、ＨＤＬ記述解析
装置１からの回路情報が使用されていることにより、こ
のような表示が素早く行なわれる。

【００５１】実施例６．以下、この発明の実施例６を図
について説明する。図８において、１はＨＤＬ記述解析
装置、４は回路規模見積装置であり、これらの装置は、
上記の各実施例で説明した通りのものである。また、９
は、ＨＤＬ記述シミュレーション装置（シミュレーショ
ン手段）である。このＨＤＬ記述シミュレーション装置
９は、回路規模見積装置４からの回路規模見積情報を基
にして、ゲートで表された場合の回路の各ファンアウト
の情報を得るものである。また、ＨＤＬ記述シミュレー
ション装置９は、ファンアウト情報を得ると、ファンア
ウト情報の示す各ファンアウトの容量値に適した仮想配
線情報をファイル１１から抽出するものである。なお、
仮想配線情報とは、回路を構成した場合の配線において
発生する負荷容量等の情報のことである。さらに、ＨＤ
Ｌ記述シミュレーション装置９は、抽出した仮想配線情
報を、ＨＤＬ記述解析装置１で得られたＨＤＬ記述の示
す回路の動作に関する情報に用いて、仮想シミュレーシ
ョンを行なうものである。そして、ＨＤＬ記述シミュレ
ーション装置９は、上記仮想シミュレーションの実行に
より、上記仮想配線において、その容量に応じて発生す
る仮想遅延情報等のタイミングに関する情報を得るよう
になっている。

【００５２】次に動作について説明する。ＨＤＬ記述解
析装置１からの抽出情報をもとに、回路規模見積装置４
によって回路規模見積情報が得られ、この情報が、ＨＤ
Ｌ記述シミュレーション装置９へ出力される。

【００５３】そして、ＨＤＬ記述シミュレーション装置
９は、回路規模見積情報に、この回路規模見積情報を基
にして得られる仮想配線情報を考慮した上で、ＨＤＬ記
述の示す回路の仮想シミュレーションを実行し、このシ
ミュレーションによって得られた情報等を出力する。

【００５４】この結果、より具現化されたＨＤＬ記述の
示す回路のシミュレーション情報を獲得でき、しかも、
ＨＤＬ記述解析装置１からの回路情報が使用されている
ことにより、このような処理が素早く行なわれる。

【００５５】実施例７．以下、この発明の実施例７を図
について説明する。図９において、１はＨＤＬ記述解析
装置、４は回路規模見積装置、９はＨＤＬ記述シミュレ
ーション装置であり、これらの装置は、上記の各実施例
で説明した通りのものである。なお、ＨＤＬ記述シミュ
レーション装置９は、仮想シミュレーションを実行した
結果、タイミングエラーが発生すると、タイミングエラ
ー情報を後述するタイミングエラー発生箇所表示装置へ
出力するようになっている。また、１０は、ＨＤＬ記述
シミュレーション装置９からのタイミングエラー情報を
受けると、この情報を基にＨＤＬ記述中のタイミングエ
ラーの発生している箇所を求めて、それをＨＤＬ記述上
に表示するタイミングエラー発生箇所表示装置（タイミ
ングエラー発生箇所表示手段）である。

【００５６】次に動作について説明する。ＨＤＬ記述シ
ミュレーション装置９による仮想シミュレーションの実
行に際して、タイミングエラーが発生すると、この時の
タイミングエラー情報は、ＨＤＬ記述シミュレーション
装置９からタイミングエラー発生箇所表示装置１０へ出
力される。

【００５７】そして、このタイミングエラー情報から、
タイミングエラー発生箇所表示装置１０によって、ＨＤ
Ｌ記述中のタイミングエラーの発生している箇所が求め
られるとともに、その内容が表示される。

【００５８】これにより、ＨＤＬ記述上のエラーの箇所
を一目で理解することができ、しかも、ＨＤＬ記述解析
装置１からの回路情報が使用されていることにより、こ
のような表示が素早く行なわれる。

【００５９】

【発明の効果】以上のように、請求項１の発明によれ
ば、入力されたＨＤＬ記述から、ＨＤＬ記述の示す回路
の動作に関する情報を抽出するように構成したので、Ｈ
ＤＬで表された回路を、ゲート単位で構成された回路へ
変換後にシミュレーションしなくても、容易にシミュレ
ーションによって得られる情報を獲得できるなどの効果
がある。これにより、シミュレーションを行なうための
時間を節約することができる。このように、ＬＳＩ開発
の初期段階で、素早くシミュレーション情報が得られる
ため、ＬＳＩ開発工期を短縮できるなどの効果がある。

【００６０】また、請求項２の発明によれば、ＨＤＬ記
述の示す回路の動作に関する情報を解析して、この回路
の故障検出情報を抽出するように構成したので、回路の
ゲートレベルでのシミュレーションで得られる故障検出
情報を、短時間で、しかも容易に抽出できる効果があ
る。

【００６１】また、請求項３の発明によれば、ＨＤＬ記
述の示す回路の動作に関する情報を解析して、この回路
の消費電力を見積るように構成したので、回路のゲート
レベルでのシミュレーションで得られる消費電力見積情
報を、短時間で、しかも容易に抽出できる効果がある。

【００６２】また、請求項４の発明によれば、ＨＤＬ記
述の示す回路の動作に関する情報を解析して、この回路
の回路規模を見積るように構成したので、回路のゲート
レベルでのシミュレーションで得られる回路規模見積情
報を、短時間で、しかも容易に抽出できる効果がある。

【００６３】また、請求項５の発明によれば、回路規模
の見積結果、または消費電力の見積結果に応じた回路の
構成要素を選択するように構成したので、ＨＤＬ記述に
よる回路のＬＳＩの仕様が、短時間で容易に決定できる
効果がある。また、これにより、ＬＳＩの仕様を決定す
る際において、必要な情報を得るための様々なシミュレ
ーションを行なう必要がなくなり、多くの時間と人手と
を倹約できる効果がある。

【００６４】また、請求項６の発明によれば、ＨＤＬ記
述の示す回路の動作に関する情報を解析して、この回路
の故障検出情報または未故障検出情報を抽出し、この回
路の故障検出箇所または未故障検出箇所をＨＤＬ記述上
に表示するように構成したので、ＨＤＬ記述上の未故障
または故障の箇所を一目で理解することができ、しか
も、このような表示を素早く行なうことができる効果が
ある。

【００６５】また、請求項７の発明によれば、ＨＤＬ記
述の示す回路の回路規模を見積り、その結果を基にし
て、回路に適した仮想配線を選択し、この仮想配線情報
を回路の動作に関する情報に用いて、回路の仮想シミュ
レーションを実行するように構成したので、配線情報を
用いた回路の仮想シミュレーションによって得られる情
報を獲得できる。しかも、このような処理を素早く行な
うことができるなどの効果がある。

【００６６】また、請求項８の発明によれば、仮想シミ
ュレーションの実行でタイミングエラーが発生すると、
このタイミングエラーを基にしてＨＤＬ記述上のエラー
箇所を求めるように構成したので、ＨＤＬ記述上のエラ
ーの箇所を一目で理解することができ、しかも、このよ
うな表示を素早く行なうことができるなどの効果があ
る。

【図面の簡単な説明】

【図１】この発明の実施例１によるＨＤＬ解析回路情報
抽出装置を示す構成図である。

【図２】この発明の実施例１における機能記述を用いた
ＨＤＬ記述の記述例を説明する図である。

【図３】この発明の実施例１におけるＨＤＬ記述をゲー
トレベルに変換した例を示す回路図である。

【図４】この発明の実施例２によるＨＤＬ解析回路情報
抽出装置を示す構成図である。

【図５】この発明の実施例３によるＨＤＬ解析回路情報
抽出装置を示す構成図である。

【図６】この発明の実施例４によるＨＤＬ解析回路情報
抽出装置を示す構成図である。

【図７】この発明の実施例５によるＨＤＬ解析回路情報
抽出装置を示す構成図である。

【図８】この発明の実施例６によるＨＤＬ解析回路情報
抽出装置を示す構成図である。

【図９】この発明の実施例７によるＨＤＬ解析回路情報
抽出装置を示す構成図である。

【図１０】従来例におけるＨＤＬ解析回路情報抽出装置
を示す構成、および故障検出情報または消費電力情報を
抽出する場合の動作を示した図である。

【符号の説明】

１ＨＤＬ記述解析装置（抽出手段）２故障検出情報抽出装置（故障検出情報抽出手段）３消費電力見積装置（消費電力見積手段）４回路規模見積装置（回路規模見積手段）５ＬＳＩ情報抽出装置（構成要素選択手段）８未故障検出箇所表示装置（表示手段）９ＨＤＬ記述シミュレーション装置（シミュレーショ
ン手段）１０タイミングエラー発生箇所表示装置（タイミング
エラー発生箇所表示手段）

Claims

【特許請求の範囲】

【請求項１】ＨＤＬ記述から得られる回路情報を元
に、集積回路のマスターの決定またはパッケージの決定
や回路等の仕様決定に必要な回路情報を抽出するＨＤＬ
解析回路情報抽出装置において、入力されたＨＤＬ記述
からＨＤＬ記述の示す回路の動作に関する情報を抽出す
る抽出手段を備えたことを特徴とするＨＤＬ解析回路情
報抽出装置。
【請求項２】前記の抽出手段によって得れたＨＤＬ記
述の示す回路の動作に関する情報を解析して、前記回路
の故障検出情報を抽出する故障検出情報抽出手段を備え
たことを特徴とする請求項１記載のＨＤＬ解析回路情報
抽出装置。
【請求項３】前記の抽出手段によって得られたＨＤＬ
記述の示す回路の動作に関する情報を解析して、前記回
路の消費電力を見積る消費電力見積手段を備えたことを
特徴とする請求項１記載のＨＤＬ解析回路情報抽出装
置。
【請求項４】前記の抽出手段によって得られたＨＤＬ
記述の示す回路の動作に関する情報を解析して、前記回
路の回路規模を見積る回路規模見積手段を備えたことを
特徴とする請求項１記載のＨＤＬ解析回路情報抽出装
置。
【請求項５】前記の回路規模見積手段による回路規模
の見積結果、または前記の消費電力見積手段による消費
電力の見積結果に応じて、前記のＨＤＬ記述の示す回路
の構成要素を選択する構成要素選択手段を備えたことを
特徴とする請求項３または請求項４記載のＨＤＬ解析回
路情報抽出装置。
【請求項６】前記の抽出手段によって得られたシミュ
レーション情報を解析して、前記のＨＤＬ記述の示す回
路の故障検出情報または未故障検出情報を抽出し、この
回路の故障検出箇所または未故障検出箇所を、前記のＨ
ＤＬ記述上に表示する表示手段を備えたことを特徴とす
る請求項１記載のＨＤＬ解析回路情報抽出装置。
【請求項７】前記の抽出手段によって得られたＨＤＬ
記述の示す回路の動作に関する情報を解析して前記回路
の回路規模を見積る回路規模見積手段と、前記回路規模
見積手段による回路規模の見積結果を基にして前記回路
に適した仮想配線を選択し、選択した仮想配線情報を前
記回路の動作に関する情報に用いて前記回路の仮想シミ
ュレーションを実行するシミュレーション手段とを備え
たことを特徴とする請求項１記載のＨＤＬ解析回路情報
抽出装置。
【請求項８】前記のシミュレーション手段による仮想
シミュレーションの実行でタイミングエラーが発生する
と、このタイミングエラー情報から前記のＨＤＬ記述上
のエラー箇所を求めるタイミングエラー発生箇所表示手
段を備えたことを特徴とする請求項７記載のＨＤＬ解析
回路情報抽出装置。