JPH0221279A - 論理回路検証方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、論理回路の動作を記述した動作シンボルを用
いることによって、論理回路の検証と、論理設計誤りの
検出を容易に行う論理回路検証方法に関するものである
。

従来の技術 近年、論理回路検証は、入力テストデタユ７に対する被
テスト論理回路の出力値と出力期待値を比較するという
方法で行なわれており、入力テストパタンに対する被テ
スト論理回路の出力期待値は、設計者が入力テストパク
ンを登録したと同様の方法であらかじめ登録するか、あ
るいは入力テストパクンを期待値発生器に入力しあらか
じめ出力期待値を準備しておくかしなくてはならない。

［元岡　達編；　ＶＬＳＩ　：］　７ビユーター１３１
８（１９８４）　］。

この比較の結果、不一致の場合、論理設計誤りの検出方
法は、設計者が論理シミュレーション結果の出力タイム
チャートあるいは被テスト論理回路の真理値テーブルを
用いて、誤りの伝搬された出力ビンとその時刻から誤り
箇所の検出を行うという方法で行なわれている。

発明が解決しようとする！！題 しかしながら上記のような方式では、被テスト論理回路
の論理シミュレーションの実行と、期待値比較処理の実
行とが同時に行われないので、作業の手間が多くなり、
かつ設計者が円滑にデバッグ作業を行えないという問題
点を有している。

また、上記のような方式では設計者は入力テストパタン
に対する出力期待値を考え、それを正確に登録するか、
あるいは入力テストパクンを期待値発生器に入力あらか
じめ出力期待値を得ておくかしなくてはならないので、
多くの時間が費やされ、かつ、期待値の記述ミスや期待
値作成作業ミスの発生の可能性も多く存在するという問
題点を有している。

また、上記のような方式では論理誤りが存在した場合、
検証作業者は出力状態と、不一致の発生した時刻のみに
よってその原因となっている箇所を特定しなくてはなら
ないので、入力テストデータの意味と、それによって回
路内部でどのような状態の変化が発生すべきかを十分に
把握した作業者でなくては論理設計誤りの発見は困難で
あるという問題点を存していた。

本発明は、上記問題点に鑑み、論理回路に対する任意の
入力テストパタンに対し、その出力期待値を自動生成し
該出力期待値と被テスト論理回路の出力値との比較を行
ない、相違が生した場合、その時刻にいたる内部状態の
変化の履歴をメッセージングする論理回路検証方式を提
供するものである。

！！題を解決するための手段 上記問題点を解決するために本発明の論理し路検証方式
は、被テスト論理回路（詳細論理回路）と、人力テスト
パタンに対する被テスト論理回路の出力期待値を算出し
前記出力期待値と被テスト論理回路の出力値との検証結
果を出力し、また出力期待値算出のために実行されたス
テートメントの履歴を出力する論理検証支援シンボルと
を、同一回路上に配置し、入力テストパタンを前記被テ
スト論理回路と前記論理検証支援シンボルとに同時に入
力し、前記被テスト論理回路の出力を前記論理検証支援
シンボルに入力するように接続された回路図を、論理シ
ミュレーターの入力回路図面とし、論理検証を行うとい
うものである。

作用 本発明は上記の構成によって、被テスト論理回路に対す
る人力テストパタンと同様の入力テストパタンと、被テ
スト論理回路の出力値とを上記論理検証支援シンボルに
入力することにより、上記入力テストパタンに対する出
力期待値を算出し、あわせて、被テスト論理回路の出力
値と該出力期待値との比較を行い、比較結果のタイムチ
ャートと真理値テーブルを出力するものである。また、
出力期待値の算出と同時に、出力期待値の算出のために
発生した演算処理の履歴（高級言語による動作記述にお
いて、入力テストデータに対し実行されたステートメン
トの履歴）を記憶し、被テスト論理回路からの出力値と
、出力期待値に相違が生じた場合、その時刻までの上記
演算履歴をメッセージングする。それによって設計者は
、被テスト論理回路の動作の高級言語による記述と入力
テストパタンの登録だけを行うことによって、論理検証
を容易に行うことができる。また被テスト論理回路と前
記論理検証支援シンボルが、同一回路上に配置され、論
理シミュレーターの入力図面になっているために、被テ
スト論理回路の論理シミュレーションの実行と同時に設
計誤りの検出のための支援情報を得ることができる。

寞施例 以下、本発明の一実施例の論理回路検証方式について、
図面を参照しながら説明する。

第１図は、本発明の一実施例における論理回路検証方式
を示すものである。第１図において１１は被テスト論理
回路、１２は上記被テスト論理回路に対する入力テスト
パタンを登録する入力テストパタン登録部、１３は論理
検証の結果をタイミングチャートと真理値テーブルによ
って表示する論理検証結果表示部、１４は入力テストパ
タンに対する被テスト論理回路の出力期待値を算出し前
記出力期待値と被テスト論理回路の出力値との比較結果
を出力し、また出力期待値算出のために実行されたステ
ートメントのＭ歴を出力する論理検証支援シンボル、１
５は高級言語による動作記述において、実行されたステ
ートメントの履歴を表示する回路動作履歴表示部であり
、論理検証支援シンボル１４の内部モジエールであると
ころの２１は高級言語による動作記述によって入力テス
トパタンに対する被テスト論理回路の出力期待値を生成
する期待値生成モジエール、２２は被テスト論理回路の
出力期待値と出力値とを比較する比較モジュール、２３
は高級言語による動作記述において、入力テストデータ
に対し実行されたステートメントの履歴を記憶する履歴
記憶部、２４は被テスト論理回路の出力期待値と出力値
とが相違した場合、前記履歴を出力する履歴出力モジュ
ールである０以上のように構成された論理回路検証方式
について第１図を用いてその動作を説明する。

入力テストパタン登録部１２に設計者は任意の入力テス
トパタンを登録し、期待値生成モジエール２１に被テス
ト論理回路の動作を高級言語によって記述する。被テス
ト論理回路１１では入力テストパタン登録部１２から送
出されるテストパタンに対して論理シミュレーションが
実行され、論理検証支援シンボル１４に対しその出力結
果を送出する。論理検証支援シンボル１４では入力テス
トパタン登録部１２から送出されるテストパタンに対し
、出力期待値を算出し、被テスト論理回路１１から送出
されたシミュレーションの出力値との比較を行い、その
結果を論理検証結果表示部１３に送出し、論理検証結果
表示部１３で表示される。また論理検証支援シンボル１
４では、テストデータに対する被テスト論理回路の出力
期待値と被テスト論理回路１１からの出力値とが相違し
た場合、その時刻までの動作の履歴（高級言語による動
作記述において、入力テストデータに対し実行されたス
テートメントの履歴）を回路動作履歴表示部１５に送出
し、回路動作Ｎ歴表示部１５で表示する。例えば、動作
の覆歴とは、第２図に示すようなリストである。ＴＩＭ
Ｅ：５０　　Ｃ＝Ａ＊Ｂの行では、時刻５０にＣ−Ａ＊
Ｂの演算が実行されたことを示している。このように、
回路動作Ｍ歴表示部１５では、実行された演算式の履歴
や、内部状態の変化の履歴をその発生した時刻とともに
表示する０次に論理検証支援シンボル１４の内部の動作
を詳しく説明する。入力テストパタン登録部１２に登録
された入力テストデータは期待値生成モジュール２１に
入力され、動作記述に基づく演算処理によって、被テス
ト論理回路１１からの出力期待値を算出すると同時に、
算出のために用いられた演算の履歴（高級言語による動
作記述において入力テストデータに対し実行されたステ
ートメントの履歴）を履歴記憶部２３に履歴として送出
し、ｆｆ歴記憶部２３において記憶される。同時に出力
期待値（演算結果）は比較モジュール２２に送出される
。比較モジュール２２では期待値生成モジュール２１か
ら挿入された期待値とその時刻における被テスト論理回
路１１からの出力値の比較処理が行なわれ、論理検証結
果表示部１３にその結果を送出する。また比較モジュー
ル２２では比較処理の結果、期待値と出力値が異なる場
合、履歴出力モジュール２４に対しメツセージリクエス
ト信号を送出する。Ｈ層比カモジュール２４では比較モ
ジュール２２からのメツセージリクエスト信号を受けた
場合、履歴記憶部２３から過去の演算処理履歴を入力し
回路動作履歴表示部１５に送出する。

以上のように本実施例によれば、設計者はテストデータ
を入力することと、被テスト論理回路の動作を高級言語
によって記述することにより、被テスト論理回路の出力
値と出力期待値との比較結果と、該テストデータに対す
る回路の動作の履歴が、被テスト論理回路の論理シミュ
レーション実行と同時に得られるため論理検証作業が大
ばばに簡素化される。

発明の効果 以上のように本発明は、被テスト論理回路（詳細論理回
路）と、入力テストパタンに対する被テスト論理回路の
出力期待値を算出し前記出力期待値と被テスト論理回路
の出力値との検証結果を出力し、また出力期待算出のた
めに実行されたステートメントの履歴を出力する論理検
証支援シンボルとを、同一回路上に配置し、入力テスト
パタンを前記被テスト論理回路と前記論理検証支援シン
ボルとに同時に入力し、前記被テスト論理回路の出力を
前記論理検証支援シンボルに入力するように接続された
回路図を、前記論理シミュレーターの入力回路図面とす
ることにより、該被テスト論理回路の論理検証に際して
、任意のテストデータに対して、出力期待値を記述する
ことなしに、出力結果の正否が判定でき、また、上記入
力バタンに対する期待値生成モジュールの実行の履歴を
論理検証実行中に参照することができる。それによって
論理検証に費やされる作業が大ばばに消滅され、かつ回
路のデバッグ作業が容易に行なえるようになる。

【図面の簡単な説明】

第１図は、本発明の実施例における論理回路検証方法の
各ブロック間の構成図、第２図は、表示される履歴の一
例を示した図である。 １１・・・・・・被テスト論理回路、１２・・・・・・
入力テストパタン登録部、１３・・・・・・論理検証結
果表示部、１４・・・・・・論理検証支援シンボル、１
５・・・・・・回路動作履歴表示部、２１・・・・・・
期待値生成モジュール、２２・・・・・・比較モジュー
ル、２３・・・・・・演算履歴記憶部、２４・・・・・
・履歴出力モジュール。

Claims (2)

【特許請求の範囲】
1. （１）論理シミュレータを備えた論理回路検証方法にお
   いて、被テスト論理回路（詳細論理回路）と、入力テス
   トパタンに対する被テスト論理回路の出力期待値を算出
   し前記出力期待値と被テスト論理回路の出力値との検証
   結果を出力し、また出力期待値算出のために実行された
   ステートメントの履歴を出力する論理検証支援シンボル
   とを、同一回路上に配置し、入力テストパタンを前記被
   テスト論理回路と前記論理検証支援シンボルとに同時に
   入力し、前記被テスト論理回路の出力を前記論理検証支
   援シンボルに入力するように接続された回路図を、前記
   論理シミュレレータの入力回路図面とすることを特徴と
   する論理回路検証方法。
2. （２）前記論理検証支援シンボルは、被テスト論理回路
   と等価な動作を高級言語によって記述した期待値生成モ
   ジュールと、入力テストデータに対する前記期待値生成
   モンジュールの出力値と被テスト論理回路の出力値とを
   比較する比較モジュールと、前記期待値生成モジュール
   が入力テストパタンに対して実行した演算履歴（高級言
   語による動作記述において、入力テストデータに対し実
   行されたステートメントの履歴）を出力する履歴出力モ
   ジュールとを有することを特徴とする、請求項１記載の
   論理回路検証方法。