JP2894732B2 - 論理回路シミュレーシヨン装置 - Google Patents

論理回路シミュレーシヨン装置

Info

Publication number
JP2894732B2
JP2894732B2 JP1211773A JP21177389A JP2894732B2 JP 2894732 B2 JP2894732 B2 JP 2894732B2 JP 1211773 A JP1211773 A JP 1211773A JP 21177389 A JP21177389 A JP 21177389A JP 2894732 B2 JP2894732 B2 JP 2894732B2
Authority
JP
Japan
Prior art keywords
logic circuit
signal
simulation
indefinite value
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1211773A
Other languages
English (en)
Other versions
JPH0375874A (ja
Inventor
敏雄 山本
秀秋 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP1211773A priority Critical patent/JP2894732B2/ja
Publication of JPH0375874A publication Critical patent/JPH0375874A/ja
Application granted granted Critical
Publication of JP2894732B2 publication Critical patent/JP2894732B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、論理回路をシミユレーシヨンして得られ
た入出力信号の変化情報を表示するエンジニアリング・
ワーク・ステーシヨン等の論理回路シミユレーシヨン装
置に関する。
〔従来の技術〕
一般に、論理回路のシミユレーシヨンは論理素子の論
理及びデイレーによつて論理演算を行ない、入力信号の
変化に伴なつて経時変化する出力信号が期待された通り
に出力されるか否かによつて論理回路の設計を検証する
ものである。
すなわち、第7図のフローチヤートに示すように、設
計段階の後に論理回路を作成すると同時に、その論理回
路のテスト設計を行なつて入力するテストパターンと出
力される期待値を作成する。
その後、上述のような論理回路シミユレーシヨン装置
によつてシミユレーシヨンを行ない、その結果得られた
出力信号と予め作成した期待値が一致するか否かで論理
検証を行なうのである。
そして、その論理検証によつて出力信号に不具合が生
じていれば、その原因を究明した対策を講じる必要があ
る。
この原因究明の作業を不具合解析(「デバツグ」とも
称する)というが、その手順は第8図のフローチヤート
に示すように、シミユレーシヨンを実行した結果に不具
合があるならば、まずテストパターンを調べてそこに原
因が有れば修正し、テストパターンが正常ならば次に論
理回路を調べてそこに原因が有れば修正して再度シミユ
レーシヨンを行なう。
もし、テストパターンと論理回路に原因がなければ、
シミユレーシヨンシステム及びライブラリを調べて修正
し、シミユレーシヨンの結果に不具合がなくなつたら作
業を終了する。
上述したシミユレーシヨン結果の不具合には、 (1)出力信号に不定値が出ている。
(2)期待値と異なる出力信号が出力されている。
(3)期待された波形の幅が出力されない。
の3種類があるが、特に(1)の場合は必ずその発生個
所を突き止めて解決しなければならない。
そこで、この不定値の発生個所を探索するには、論理
回路の全ノード(結節点)あるいは1部のノードに関す
るシミユレーシヨン結果の情報を表示させる従来の論理
回路シミユレーシヨン装置を使用して、操作者が1つ1
つ論理回路中の不定値発生個所と思われる論理素子につ
いて、その入力信号と出力信号の波形に出ている不定値
によつて不定値発生個所の素子か否かを特定する作業を
行なつて探索していた。
〔発明が解決しようとする課題〕
しかしながら上記のような論理回路シミユレーシヨン
装置では、論理回路の全ノードあるいは1部のノードに
関するシミユレーシヨン結果の情報を表示するだけであ
り、その表示される不定値信号をもとにして論理回路の
出力側から順次論理素子をたどつていつて不定値発生個
所を見つけなければならないので、操作者が論理回路の
解析についての知識を持つていないと行なえないという
問題があつた。
また、1つ1つの論理素子の多くの信号を追わなくて
はならないために解析に時間がかかるという問題もあつ
た。
さらに、論理回路中にフイードバツク回路があれば、
不具合解析の際に時間ごとの発生個所を探らなければな
らないので正確に突き止めることが難しいという問題も
あつた。
この発明は上記の点に鑑みてなされたものであり、論
理回路のシミユレーシヨンによつて得られた出力信号に
発生した不定値の発生個所の探索作業を容易に行なうこ
とができるようにすることを目的とする。
〔課題を解決するための手段〕
この発明は上記の目的を達成するため、第1図の機能
ブロツク図に示すように、論理回路のシミユレーシヨン
を行なうシミユレーシヨン演算手段Aと、その結果得ら
れた入出力信号の変化情報を記憶するシミユレーシヨン
結果保持手段Bと、その記憶されている変化情報を波形
で表示すると共に変化情報中の不定値信号を明示する表
示手段Cとを備えた論理回路シミユレーシヨン装置にお
いて、上記の不定値信号を指定して入力する不定値信号
入力手段Dと、その指定された不定値信号を出力した論
理回路中の素子を出力側から順次追つて不定値信号の発
生元である素子まで遡る不定値信号発生箇所追求手段E
と、その遡つた素子を表示手段Cに表示させる不定値発
生箇所表示手段Fを設けたものである。
〔作 用〕
この発明による論理回路シミユレーシヨン装置は、シ
ミユレーシヨン結果保持手段Bに記憶されるシミユレー
シヨン演算手段Aの演算によつて得られた入出力信号の
変化情報を、表示手段Cに波形として表示する。
そして、その波形と共に明示された不定値信号を不定
値信号入力手段Dによつて指定されると、不定値信号発
生箇所追求手段Eがその指定された不定値信号を出力し
た発生元の素子まで遡り、不定値発生箇所表示手段Fに
よつて表示手段Cに入出力信号と共にその素子を表示す
る。
〔実施例〕
以下、この発明の実施例を図面によつて具体的に説明
する。
第2図は、この発明の一実施例である論理回路シミユ
レーシヨン装置のブロツク構成図である。
この論理回路シミユレーシヨン装置は、キーボード1,
マウス2,処理装置3,記憶装置4,及び表示装置5からな
る。
キーボード1は、文字,数字,カーソル移動,機能選
択等の各種のキーを備えており、各種文字データの入力
や論理回路作成及びテストパターン作成の際の各種入
力,論理回路のシミユレーシヨン実行の指示入力,シミ
ユレーシヨン結果から不定値が有る出力信号を指定する
入力,及びその他各種の指示の入力等を司り、マウス2
は表示装置5の表示画面に映し出されるマウスカーソル
によつて上記の各種の指示入力等を行なう。
すなわち、キーボード1及びマウス2は第1図の不定
値信号入力手段Dの役割りを果たす入力装置である。
処理装置3は、CPU,RAM,及びROM等を備えたマイクロ
コンピユータであり、この装置全体の制御を司ると共
に、論理回路作成及びテストパターン作成の際の処理
と、論理回路をシミユレーシヨンする際の種々の演算処
理,シミユレーシヨン結果から得られた入出力信号を波
形に変換して表示装置5に表示させる処理,シミユレー
シヨン結果から得られた入出力信号の変化情報を記憶装
置4に記憶させる処理,シミユレーシヨンで得られた出
力信号に不定値が有るものについてその発生元の素子ま
で遡つて追求する処理,その遡つた素子とその素子の入
出力信号の波形を表示装置5に表示させる処理等を司
る。
すなわち、上記シミユレーシヨン演算手段Aと不定値
信号発生個所追求手段Eと不定値発生個所表示手段Fの
機能を果たす。
記憶装置4は、シミユレーシヨンによつて得られた入
出力信号の変化情報等を記憶するハードデイスク装置等
の記憶装置であり、上記シミユレーシヨン結果保持手段
Bの役割りを果たす。
表示装置5は、上述した表示手段Cの役割りを果たす
CRT及びLCD等のデイスプレイ装置であり、論理回路の表
示やシミユレーシヨン実行の際の作業画面,シミユレー
シヨン結果の入出力信号の波形の表示,不定値信号の有
る出力信号を発した素子の追求機能を指示する際の作業
画面とその機能によつて追求した素子の表示等及びその
他各種のメツセージを表示する。
次に、第3図のフローチヤートによつて不定値の有る
出力信号を発生した素子を追求する処理について詳述す
る。
始めに、操作者が表示装置5の表示画面に表示された
波形図から、シミユレーシヨン結果の出力信号に不定値
(“1"か“0"か定まらない値)が有るもののうち、その
発生個所の素子を調べたい出力信号をマウス2によつて
指定すると、ステップ1でその出力信号を不定値信号発
生個所素子追求の対象信号(以後「ターゲツト信号」と
称する)としてセツトする。
するとステツプ2において、そのターゲツト信号を発
生した出力元の素子を調べる対象素子(以後「ターゲツ
ト素子」と称する)にセツトして、ステツプ3でそのタ
ーゲツト素子が複数個有るか否かを判断する。つまり第
4図に示すように各ターゲツト素子の出力がワイヤード
になつているか否かを調べる。
ステツプ3の判断によつてワイヤードならステツプ4
へ進み、全ターゲツト素子のそれぞれについて不定値が
含まれている入力信号が有るか否かを判断し、有ればス
テツプ5へ進んでその入力信号に出ている不定値Zの発
生時間がワイヤードの出力信号に出ている不定値Xの発
生時間より早いか否かを判断する。
そして、早ければステツプ6へ進み、違うならステツ
プ8に進む。
ステツプ6では、その入力信号が更に他の素子からの
出力信号か否かを判断してYESならステツプ7へ進み、
改めてその入力信号をターゲツト信号としてセツトし直
してステツプ2に戻る。
NOなら、例えば第5図に示すように入力側にF/Fがあ
つてフイードバツク回路を持つ場合などであり、ステツ
プ8へ進んでそのターゲツト素子の全入出力信号のリス
トを波形にして表示装置5の表示画面に表示すると共
に、論理回路中のその部分の回路図も表示して処理を終
了する。
また、ステツプ4で全ターゲツト素子の入力信号に不
定値が出ているものがなければ、ステツプ9へ進んで全
ターゲツト素子の入力信号にハイインピーダンスを持つ
ものが有るか否かを判断し、無ければステツプ10へ進ん
でその全ターゲツト素子の全入出力信号のリストを波形
にして表示すると共に、その部分の回路図も表示して処
理を終了する。
ステツプ9の判断でハイインピーダンスを持つ入力信
号があればステツプ11へ進み、その入力信号の入力先の
ターゲツト素子がフリツプフロツプか否かを判断してフ
リツプフロツプならステツプ12へ進み、全ターゲツト素
子の全入出力信号のリストを波形にして表示すると共
に、その部分の回路図を表示して処理を終了する。
そして、ステツプ11の判断でフリツプフロツプでなけ
ればステツプ13へ進み、ハイインピーダンスの信号が入
力する素子の入出力信号のリストを波形にして表示する
と共に、その部分の回路図を表示して処理を終了する。
また、ステツプ3の判断によつてターゲツト素子が1
つ、すなわち第6図に示すようにワイヤードでなければ
ステツプ14へ進み、そのターゲツト素子の全入力信号を
保持してステツプ15へ進み、その中に不定値が出ている
入力信号が有るか否かを判断する。
ステツプ15の判断で不定値が出ている入力信号が有れ
ばステツプ5へ戻つて上記の処理を行ない、無ければス
テツプ16へ進んで更にハイインピーダンスを持つものは
有るか否かを判断し、有ればステツプ19へ進む。
ステツプ16の判断でハイインピーダンスを持つ入力信
号が無ければステツプ17へ進み、そのターゲツト素子は
フリツプフロツプか否かを判断し、フリツプフロツプな
らステツプ19へ進むが、否なら通常ではありえないよう
な理由による不具合なのでステツプ18へ進み、エラー処
理をした後に処理を終了する。
そして、ステツプ16においてハイインピーダンスを持
つ入力信号が有る場合、またはステツプ17においてター
ゲツト素子がフリツプフロツプである場合はステツプ19
においてその1個のターゲツト素子の全入出力信号のリ
ストを波形にして表示すると共に、その部分の回路図を
表示して全ての処理を終了する。
このようにして、不定値の発生元の素子を自動的に追
求してその結果を表示するので、操作者はシミユレーシ
ヨンによつて得られた不定値が出ている出力信号のうち
調べたい信号を指定するだけでよい。
〔発明の効果〕
以上説明したように、この発明の論理回路シミユレー
シヨン装置によると、不定値が有る出力信号を指定する
と自動的に論理回路中の素子を出力側から順次遡つて発
生元を追求するので、論理回路の解析についての知識が
ない操作者でも、論理回路のシミユレーシヨンによつて
得られた出力信号に発生した不定値の発生個所の探索作
業を容易にかつ短時間で行なうことが可能となる。
【図面の簡単な説明】
第1図はこの発明による論理回路シミユレーシヨン装置
の基本的構成を示す機能ブロツク図、 第2図はこの発明の一実施例を示すブロツク構成図、 第3図は第2図の実施例による不定値信号発生個所追求
の処理を示すフロー図、 第4図乃至第6図は同じくその作用の説明に供する論理
回路の一部分を例示する回路図、 第7図は論理回路のシミユレーシヨンの説明に供するフ
ロー図、 第8図は第7図の論理回路シミユレーシヨンによつて生
じた不具合の原因を探索する作業の説明に供するフロー
図である。 1……キーボード、2……マウス、3……処理装置 4……記憶装置、5……表示装置

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】論理回路のシミユレーシヨンを行なうシミ
    ユレーシヨン演算手段と、該手段によつて得られた入出
    力信号の変化情報を記憶するシミユレーシヨン結果保持
    手段と、該手段に記憶されている変化情報を波形で表示
    すると共に該変化情報中の不定値信号を明示する表示手
    段とを備えた論理回路シミユレーシヨン装置において、 前記不定値信号を指定して入力する不定値信号入力手段
    と、 該手段によつて指定された不定値信号を出力した論理回
    路中の素子を出力側から順次追つて該不定値信号の発生
    元である素子まで遡る不定値信号発生箇所追求手段と、 該手段によって遡つた素子を前記表示手段に表示させる
    不定値発生箇所表示手段とを設けたことを特徴とする論
    理回路シミユレーシヨン装置。
JP1211773A 1989-08-17 1989-08-17 論理回路シミュレーシヨン装置 Expired - Fee Related JP2894732B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1211773A JP2894732B2 (ja) 1989-08-17 1989-08-17 論理回路シミュレーシヨン装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1211773A JP2894732B2 (ja) 1989-08-17 1989-08-17 論理回路シミュレーシヨン装置

Publications (2)

Publication Number Publication Date
JPH0375874A JPH0375874A (ja) 1991-03-29
JP2894732B2 true JP2894732B2 (ja) 1999-05-24

Family

ID=16611354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1211773A Expired - Fee Related JP2894732B2 (ja) 1989-08-17 1989-08-17 論理回路シミュレーシヨン装置

Country Status (1)

Country Link
JP (1) JP2894732B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04328684A (ja) * 1991-04-27 1992-11-17 Pfu Ltd シミュレーション・システム

Also Published As

Publication number Publication date
JPH0375874A (ja) 1991-03-29

Similar Documents

Publication Publication Date Title
EP0463732A2 (en) Method and system for animating the execution of a computer program
JP2002514822A (ja) 有限状態機械を識別して回路設計を検査するシステムおよび方法
JP2000112784A (ja) プログラムテスト支援装置及びプログラムテスト支援プログラムを記録した記録媒体
JPH10320234A (ja) ソフトウェアの自動テスト方法
JP2894732B2 (ja) 論理回路シミュレーシヨン装置
JP3214356B2 (ja) テスト支援装置
JPH0926897A (ja) プログラム解析装置及びプログラム解析方法
JPH02275539A (ja) デバッグ処理方式
JP3028589B2 (ja) 論理回路検証装置のエラー検出制御方法
JP6949441B2 (ja) ベクタ適正化装置及びベクタ適正化用プログラム
JP2953029B2 (ja) 論理集積回路の試験方法
US20050015677A1 (en) Method of executing a computer program
JPH07160531A (ja) プログラム実行経路表示装置
JP2795332B2 (ja) ループ処理誤り検出装置
JP2000113006A (ja) 電子回路機能論理検証支援システム
JPH06274567A (ja) 論理シミュレーション装置
JPH05324755A (ja) テストパターン作成検証装置
JPH0391846A (ja) 障害検出回路の相互関係図生成方式
JPH11118889A (ja) テストプログラム生成システム
JPH03197881A (ja) インサーキットテスタにおける不良データの出力表示方法
JPH09319613A (ja) プログラム開発支援装置及びプログラム開発支援方法
JPH0715496B2 (ja) 論理回路検証方法
JPH03196270A (ja) 論理シミユレーシヨン結果表示装置
JPH07114485A (ja) シミュレーションテストシステム実行方法
JP2001043110A (ja) プログラムのデバッグ方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees