JPH0375874A - 論理回路シミュレーシヨン装置 - Google Patents

論理回路シミュレーシヨン装置

Info

Publication number
JPH0375874A
JPH0375874A JP1211773A JP21177389A JPH0375874A JP H0375874 A JPH0375874 A JP H0375874A JP 1211773 A JP1211773 A JP 1211773A JP 21177389 A JP21177389 A JP 21177389A JP H0375874 A JPH0375874 A JP H0375874A
Authority
JP
Japan
Prior art keywords
simulation
signal
input
indefinite value
logic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1211773A
Other languages
English (en)
Other versions
JP2894732B2 (ja
Inventor
Toshio Yamamoto
敏雄 山本
Hideaki Nishi
西 秀秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP1211773A priority Critical patent/JP2894732B2/ja
Publication of JPH0375874A publication Critical patent/JPH0375874A/ja
Application granted granted Critical
Publication of JP2894732B2 publication Critical patent/JP2894732B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、論理回路をシミュレーションして得られた
入出力信号の変化情報を表示するエンジニアリング・ワ
ーク・ステーション等の論理回路シミュレーション装置
に関する。
〔従来の技術〕
一般に、論理回路のシミュレーションは論理素子の論理
及びデイレ−によって論理演算を行ない。
入力信号の変化に伴なって経時変化する出力信号が期待
された通りしこ出力されるか否かによって論理回路の設
計を検証するものである。
すなわち、第7図のフローチャー1へに示すように、設
計段階の後に論理回路を作成すると同時に、その論理回
路のテスト設計を行なって入力するテストパターンと出
力される期待値を作成する。
その後、上述のような論理回路シミュレーション装置に
よってシミュレーションを行ない、その結果得られた出
力信号と予め作成した期待値が一敵するか否かで論理検
証を行なうのである。
そして、その論理検証によって出力信号に不具合か生じ
ていれは、その原因を究明して対策を講しる必要がある
この原因究明の作業を不具合解析(「テハツクjとも称
する)というが、そのfj頂は第8図のフローチャート
に示すように、シミュレーションを実行した結果に不具
合があるならば、ますナス1−パターンを調へてそこに
原因か有れば修正し、ナス1−パターンが正常ならば次
に論理回路を調へてそこに原因が有れば修正して再度シ
ミュレーションを行なう。
もし、テスhパターンと論理回路にノアx囚かなけれは
、シミュレーションシステ11及びライブラリを調べて
修正し、シミュレーションの結果に不具合がなくなった
ら作業を終了する。
上述したシミュレーション結果の不具合には、(1)出
力信号に不定値が出ている。
(2)期待値と異なる出力信汁かyl ニアJされてい
る。
(3)期待された波形の幅が出力されない。
の3種類かあるか、特に(1)の場合は必ずその発生個
所を突き+)、ぬて解決しなければならない。
そこで、この不定値の発生個所を探索するには、論理回
路の全ノート(結節点)あるいは1部のノー l’に関
するシミュレーション結果の情報を表示させる従来の論
理回路シミュレーション”!4’llを使用して、操作
者が1つ1つ論理回路中の不定値発生個所と思われる論
理素子について、その入力信号と出力信号の波形に出て
いる不定値によって不定値発生個所の素子か否かを特定
する作業を行なって探索していた。
〔発明が解決しようとする課題〕
しかじなが1〕上記のような論理回路シミュレーション
装置では、論理回路の全ノードあるいは1部のノー1<
に関するシミュレーション結果の情報を表示するたけて
あり、その表示される不定値信号をもとにして論理回路
の出力側から順次論理素子をたどっていって不定値発生
個所を見つけなけれはならないので、操作者が論理回路
の解析に−)いての知識を持っていないと行なえないと
いう問題があった。
:3 また、1つ1つの論理素子の多くの信号を追わなくては
ならないために解析に時間がかかるという問題もあった
さらに、論理回路中にフィードバック回路があれば、不
具合解析の際に時間ごとの発生個所を探らなければなら
ないので正確に突き止めることが難しいという問題もあ
った。
この発明は上記の点に鑑みてなされたものであり、論理
回路のシミュレーションによって得られた出力(j41
に発生した不定値の発生個所の探索作業を容易に行なう
ことができるようにすることを目的とする。
〔課題を解決するための手段〕
この発明は」二記の目的を達J戊するため、第1図の機
能ブロック図に示すように、論理回路のシミュレーショ
ンを行なうシミュレーション演算手段Aと、その結果得
られた入出力信号の変化情報を記憶するシミュレーショ
ン結果保持手段Bと、その記憶されている変化情報を波
形で表示すると共に変化情報中の不定値信号を明、j\
する表示手段Cとを備えた論理回路シミュレーション装
置において、上記の不定値信じ・を指定して入力する不
定植信今人力手段1つと、その指定された不定値信号を
出力した論理回路中の素子を出力側から順次追って不定
値信号の発生元である素子まで遡る不定値信は発生箇所
追求手段Eど、その遡った素子を表示手段Cに表示させ
る不定値発生箇所表示手段1・゛を設けたものである。
〔作 用〕 この発明による論理回路シミュレーション装置は、シミ
ュレーション結果保持手段Hに記憶されるシミュレーシ
ョン演算手段Aの演算によって得られた入出力信号の変
化情報を、表示手段Cに波形として表示する。
そして、その波形と共に明示された不定値信号を不定値
信号人力手段工)によって指定されると、不定値信号発
生箇所追求手段Eがその指定された不定値信跨を出力し
た発生元の素子まで遡り、不定値発生箇所表示手段Fに
よって表示手段Cに人出列信3と共にその素子を表示す
る。
〔実施例〕
以下、この発明の実施例を図面によって具体的に説明す
る。
第2図は、この発明の一実施例である論理回路シミュレ
ーション装置のフロック構成図である。
この論理回路シミュレーション装置は、キーポー F 
i 、マウス2.処理装置3.記憶装置4.及び表示装
置5からなる。
キーボード1は、文字、数字、カーソル移動。
機能選択等の各種のキーを備えており、各種文字データ
の入力や論理回路作成及びテストパターン作成の際の各
種入力、論理回路のシミュレーション実行の指示入力、
シミュレーション結果から不定値が有る出列信けを指定
する入力、及びその他各種の指示の入力等を司り、マウ
ス2は表示装置5の表示画面に映し出されるマウスカー
ソルによって上記の各種の指示入力等を行なう。
すなわち、キーボード1及びマウス2は第1図の不定値
信号入力手段りの役割りを果たす入力装置である。
処理装置ろは、CPU、RAM、及びROM等を備えた
マイクロコンピュータであり、この装置全体の制御を司
ると共に、論理回路作成及びテストパターン作成の際の
処理と、論理回路をシミュレーションする際の種々の演
算処理、シミュレーション結果から得られた入出列信Z
を波形に変換して表示装置5に表示させる処理、シミュ
レーション結果から得られた入出力信号の変化情報を記
憶装置4に記憶させる処理、シミュレーションで得られ
た出力信号に不定値が有るものについてその発生元の素
子まで遡って追求する処理、その遡った素子とその素子
の入出力信号の波形を表示装置5に表示させる処理等を
司る。
すなわち、上記シミュレーション演算手段Aと不定値信
号発生個所追求手段Eと不定値発生個所表示手段Fの機
能を果たす。
記憶装置4は、シミュレーションによって得られた入出
力信号の変化情報等を記憶するバー1くティスフ装置等
の記憶装置であり、]二記シミュレーション結果保持手
段Bの役割りを果たす。
表示装置5は、上述した表示手段Cの役割りに果たすC
RT及びL CD等のティスプレィ装置てあり、論理回
路の表示やシミュレーション実行の際の作業画面、シミ
ュレーション結果の入出力信号の波形の表示、不定値信
号の有る出力信号を発した素子の追求機能を指示する際
の作業画面とその機能によって追求した素子の表示等及
びその他各種のメツセージを表示する。
次に、第3図のフローチャー1へによって不定値の有る
出力信号を発生した素子を追求する処理について詳述す
る。
始めに、操作者が表示装置5の表示画面に表示された波
形図から、シミュレーション結果の出力信号に不定値(
1″か0“か定まらない値)が有るもののうち、その発
生個所の素子を調へたい出力信号をマウス2によって指
定すると、ステップ上でその出力信珍を不定値信号発生
個所素子追求の対象信号(以後「ターケツI−信珍」と
称する)としてセットする。
するとステップ2において、そのターケラ1−信号を発
生した出力元の素子を調へる対象素子(以後「ターケラ
1〜素子」と称する)にセットして、ステップ3でその
ターグツl−素子が複数個有るか否かを判断する。つま
り第4図に示すように各タゲット素子の出力がワイヤー
I−になっているか否かを調へる。
ステップ3の判断によってワイヤーIへならステップ4
へ進み、全ターゲラ1〜素子のそれぞれについて不定値
が含まれている入力信号が有るか否かを判断し、有れば
ステップ5へ進んでその入力信号に出ている不定値Zの
発生時間がワイヤードの出力信号に出ている不定値Xの
発生時間より早いか否かを判断する。
そして、早ければステップ6へ進み、違うならステップ
8に進む。
ステップ6では、その入力信号が更に他の素子からの出
力信珍か否かを判断してYESならステップ7へ進み、
改めてその人列信けをターゲラh信号としてセラ1−シ
直してステップ2に戻る。
NOなら、例えば第5図に示−ずように入力側にF/F
があってフィードバック回路を持つ場合などであり、ス
テップ8へ進んでそのターゲラ1へ素子の全入出力信号
のリストを波形にして表示装置5の表示画面に表示する
と共に、論理回路中のその部分の回路図も表示して処理
を終了する。
また、ステップ4で全ターゲラI・素子の入力信号に不
定値が出ているものがなけれは、ステップ9へ進んで全
ターゲラ1〜素子の入力信号にハイインピーダンスを持
つものが有るか否かを判断し、無ければステップ10へ
進んでその全ターゲラI・素子の全入出力信号のリスト
を波形にして表示すると共に、その部分の回路図も表示
して処理を終了する。
ステップ9の判断でハイインピータンスを持つ入力信号
があればステップ11へ進み、その入力信号の入力光の
ターゲット素子がフリップフロップか否かを判断してフ
リップフロップならステップ12へ進み、全ターゲット
素子の全入出力信号のリス1〜を波形にして表示すると
共に、その部分の回路図を表示して処理を終了する。
そして、ステップ11の判断でフリップフロップでなけ
ればステップエ3へ進み、ハイインピーダンスの信号が
入力する素子の入出力信号のリストを波形にして表示す
ると共に、その部分の回路図を表示して処理を終了する
また、ステップ3の判断によってターゲット素子が1つ
、すなわち第6図に示すようにワイヤードでなければス
テップ]4へ進み、そのターゲラ1〜素子の全入力信号
を保持してステップ15へ進み、その中に不定値が出て
いる入力信号が有るか否かを判断する。
ステップ■5の判断で不定値が出ている入力信号が有れ
ばステップ5へ戻って上記の処理を行ない、無ければス
テップJ6へ進んで更にハイインピータンスを持つもの
は有るか否かを判断し、有ればステップ]9へ進む。
ステップ16の判断でハイインピーダンスを持つ入力信
号が無ければステップ]7へ進み、そのターケラ1へ素
子はフリップフロップか否かを判断し、フリップフロッ
プならステップ19へ進むが、1 否なら通常ではありえないような理由による不具合なの
でステップ18へ進み、エラー処理をした後に処理を終
了する。
そして、ステップ16においてハイインピーダンスを持
つ入力信号が有る場合、またはステップ17においてタ
ーゲット素子がフリップフロップである場合はステップ
」9においてその1個のターゲット素子の全入出力信号
のリス1〜を波形にして表示すると共に、その部分の回
路図を表示して全ての処理を終了する。
このようにして、不定値の発生元の素子を自動的に追求
してその結果を表示するので、操作者はシミュレーショ
ンによって得られた不定値が出ている出力信号のうち調
へたい信号を指定するだけでよい。
〔発明の効果〕
以上説明したように、この発明の論理回路シミュレーシ
ョン装置によると、不定値が有る出力信号を指定すると
自動的に論理回路中の素子を出力側から順次遡って発生
元を追求するので、論理量2 路の解析についての知識がない操作者でも、論理回路の
シミュレーションによって得られた出力信号に発生した
不定値の発生個所の探索作業を容易にかつ短時間で行な
うことが可能となる。
【図面の簡単な説明】
第1図はこの発明による論理回路シミュレーション装置
の基本的構成を示す機能ブロック図、第2図はこの発明
の一実施例を示すブロック構成図、 第3図は第2図の実施例による不定値信号発生個所追求
の処理を示すフロー図、 第4図乃至第6図は同じくその作用の説明に供する論理
回路の一部分を例示する回路図、第7図は論理回路のシ
ミュレーションの説明に供するフロー図、 第8図は第7図の論理回路シミュレーションによって生
した不具合の原因を探索する作業の説明に供するフロー
図である。 1 キーボード  2 マウス  3−処理装置4・記
憶装W   5 表示装置

Claims (1)

  1. 【特許請求の範囲】 1 論理回路のシミュレーションを行なうシミュレーシ
    ョン演算手段と、該手段によつて得られた入出力信号の
    変化情報を記憶するシミュレーション結果保持手段と、
    該手段に記憶されている変化情報を波形で表示すると共
    に該変化情報中の不定値信号を明示する表示手段とを備
    えた論理回路シミュレーション装置において、 前記不定値信号を指定して入力する不定値信号入力手段
    と、 該手段によつて指定された不定値信号を出力した論理回
    路中の素子を出力側から順次追つて該不定値信号の発生
    元である素子まで遡る不定値信号発生箇所追求手段と、 該手段によつて遡つた素子を前記表示手段に表示させる
    不定値発生箇所表示手段とを設けたことを特徴とする論
    理回路シミュレーション装置。
JP1211773A 1989-08-17 1989-08-17 論理回路シミュレーシヨン装置 Expired - Fee Related JP2894732B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1211773A JP2894732B2 (ja) 1989-08-17 1989-08-17 論理回路シミュレーシヨン装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1211773A JP2894732B2 (ja) 1989-08-17 1989-08-17 論理回路シミュレーシヨン装置

Publications (2)

Publication Number Publication Date
JPH0375874A true JPH0375874A (ja) 1991-03-29
JP2894732B2 JP2894732B2 (ja) 1999-05-24

Family

ID=16611354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1211773A Expired - Fee Related JP2894732B2 (ja) 1989-08-17 1989-08-17 論理回路シミュレーシヨン装置

Country Status (1)

Country Link
JP (1) JP2894732B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04328684A (ja) * 1991-04-27 1992-11-17 Pfu Ltd シミュレーション・システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04328684A (ja) * 1991-04-27 1992-11-17 Pfu Ltd シミュレーション・システム

Also Published As

Publication number Publication date
JP2894732B2 (ja) 1999-05-24

Similar Documents

Publication Publication Date Title
JPS62123301A (ja) 半導体露光パタンデータ検査方法及び検査装置
JPH0375874A (ja) 論理回路シミュレーシヨン装置
JP3214356B2 (ja) テスト支援装置
JP3142342B2 (ja) 配電系統図面作成装置
JP3028589B2 (ja) 論理回路検証装置のエラー検出制御方法
JP3212157B2 (ja) 論理回路検証装置
JPH0830488A (ja) プログラムのテスト方法およびテストカバレージ分析装置
JPS62224435A (ja) 加工プログラム検査装置
Shankari et al. Methodology for regression testing with open source tool
EP0481814A2 (en) Data processing system
JP3110326B2 (ja) 検証用テストパタン設計装置
JPH06290235A (ja) Lsiレイアウト検証テストデータ生成装置
JPH03197881A (ja) インサーキットテスタにおける不良データの出力表示方法
CN113848821A (zh) 基于工业神经网络的质量检测方法、装置、设备及介质
JPH11328242A (ja) Lsiのシミュレーション装置
JPH09160795A (ja) 自動試験装置
JPS6295473A (ja) 論理回路図表示装置
JPH0359762A (ja) 実験計画データ作成装置
JPH05151304A (ja) 電子回路波形解析装置
JPH02294840A (ja) 論理検証方式
JPH0351922A (ja) 診断データ生成支援システム
JP2002108949A (ja) ボンドグラフ解析システム
JPH06332974A (ja) 論理シミュレーション方法
JPH0228774A (ja) 多点測定パタンの入力方法
JPS63170767A (ja) モジユ−ル型動特性シミユレ−タ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees