JPH11328242A - Ｌｓｉのシミュレーション装置 - Google Patents
Ｌｓｉのシミュレーション装置Info
- Publication number
- JPH11328242A JPH11328242A JP10134888A JP13488898A JPH11328242A JP H11328242 A JPH11328242 A JP H11328242A JP 10134888 A JP10134888 A JP 10134888A JP 13488898 A JP13488898 A JP 13488898A JP H11328242 A JPH11328242 A JP H11328242A
- Authority
- JP
- Japan
- Prior art keywords
- test pattern
- row
- test
- lsi
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩを設計するには、ＬＳＩの機能をシミ
ュレーションするためのテストパターンの作成が必要と
なる。テストパターンの作成は、例えば１サイクルを１
パターンとするので、ＬＳＩの全機能をシミュレーショ
ンするためには膨大なテストパターンが必要となり、多
くの工数が掛かってしまう。このため、手続き文や繰返
し文などを使用することで、テストパターンの作成を効
率化している。しかし、手続き文や繰返し文を使うこと
により、シミュレーション結果とテストパターンとの対
応が取り難くなり、テストパターンの作成効率を低下さ
せるという問題点があった。 【解決手段】 ＬＳＩのシミュレーション装置におい
て、指定のテストサイクルに対応するテストパターンの
行を含む複数行の記述を表示部に表示させるテストパタ
ーン行表示手段を備えることにより、シミュレーション
結果とテストパターンとの対応を容易にとることが可能
となる。
ュレーションするためのテストパターンの作成が必要と
なる。テストパターンの作成は、例えば１サイクルを１
パターンとするので、ＬＳＩの全機能をシミュレーショ
ンするためには膨大なテストパターンが必要となり、多
くの工数が掛かってしまう。このため、手続き文や繰返
し文などを使用することで、テストパターンの作成を効
率化している。しかし、手続き文や繰返し文を使うこと
により、シミュレーション結果とテストパターンとの対
応が取り難くなり、テストパターンの作成効率を低下さ
せるという問題点があった。 【解決手段】 ＬＳＩのシミュレーション装置におい
て、指定のテストサイクルに対応するテストパターンの
行を含む複数行の記述を表示部に表示させるテストパタ
ーン行表示手段を備えることにより、シミュレーション
結果とテストパターンとの対応を容易にとることが可能
となる。
Description
【０００１】
【発明の属する技術分野】この発明は、テストパターン
の記述に手続き文や繰返し文を使用しているＬＳＩのシ
ミュレーション装置に関するものであり、特に、指定の
テストサイクルに対応するテストパターンの行を含む複
数行の記述を表示部に表示できるようにする。
の記述に手続き文や繰返し文を使用しているＬＳＩのシ
ミュレーション装置に関するものであり、特に、指定の
テストサイクルに対応するテストパターンの行を含む複
数行の記述を表示部に表示できるようにする。
【０００２】
【従来の技術】ＬＳＩ（半導体論理集積回路）を設計す
るには、ＬＳＩの機能をシミュレーションするためのテ
ストパターンの作成が必要となる。テストパターンの作
成は、例えば１サイクルを１パターンとするものがあ
り、ＬＳＩの全機能をシミュレーションするためには膨
大なテストパターンが必要となり、多くの工数が掛かっ
てしまう。このため、手続き文（Procedure文）や繰返
し文（Loop文）などを使用することで、テストパターン
の作成効率を向上させている。
るには、ＬＳＩの機能をシミュレーションするためのテ
ストパターンの作成が必要となる。テストパターンの作
成は、例えば１サイクルを１パターンとするものがあ
り、ＬＳＩの全機能をシミュレーションするためには膨
大なテストパターンが必要となり、多くの工数が掛かっ
てしまう。このため、手続き文（Procedure文）や繰返
し文（Loop文）などを使用することで、テストパターン
の作成効率を向上させている。
【０００３】図６に、従来のＬＳＩのシミュレーション
装置の構成ブロック図を示す。図中、６０はシミュレー
ション装置であり、シミュレーション装置６０はＬＳＩ
のテストパターンが格納されたテストパターン部６２
と、ＬＳＩの回路データが格納された回路データ部６３
と、ＬＳＩの回路データとテストパターンを読み込み、
ＬＳＩの機能をシミュレーションするシミュレーション
処理部６１と、シミュレーション処理部６１のシミュレ
ーション結果やテストパターンなどを表示する表示部６
４とで構成されている。
装置の構成ブロック図を示す。図中、６０はシミュレー
ション装置であり、シミュレーション装置６０はＬＳＩ
のテストパターンが格納されたテストパターン部６２
と、ＬＳＩの回路データが格納された回路データ部６３
と、ＬＳＩの回路データとテストパターンを読み込み、
ＬＳＩの機能をシミュレーションするシミュレーション
処理部６１と、シミュレーション処理部６１のシミュレ
ーション結果やテストパターンなどを表示する表示部６
４とで構成されている。
【０００４】そして、ＬＳＩの設計者はシミュレーショ
ン結果を確認し、結果が正しくなければテストパターン
および回路データに誤りがないかを確認することにな
る。
ン結果を確認し、結果が正しくなければテストパターン
および回路データに誤りがないかを確認することにな
る。
【０００５】図７に、テストパターンの記述例を示す。
図７（ａ）は、１つのテストパターンが単純に並べられ
ている。また、図７（ｂ）は、図７（ａ）で複数回出て
くるテストパターンAを手続き文（ＰＲＯＣＥＤＵＲ
Ｅ）に、また連続して繰返されるテストパターンBを繰
返し文（ＬＯＯＰ）に置き換えて記述されている。
図７（ａ）は、１つのテストパターンが単純に並べられ
ている。また、図７（ｂ）は、図７（ａ）で複数回出て
くるテストパターンAを手続き文（ＰＲＯＣＥＤＵＲ
Ｅ）に、また連続して繰返されるテストパターンBを繰
返し文（ＬＯＯＰ）に置き換えて記述されている。
【０００６】
【発明が解決しようとする課題】しかしながら、図６に
示す従来技術では、手続き文や繰返し文を使うことによ
り、シミュレーション結果、つまりシミュレーションの
特定サイクルまたは特定時間とテストパターンとの対応
が取り難くなり、テストパターンのデバックに時間がか
かってしまい、テストパターンの作成効率を低下させる
という問題点があった。
示す従来技術では、手続き文や繰返し文を使うことによ
り、シミュレーション結果、つまりシミュレーションの
特定サイクルまたは特定時間とテストパターンとの対応
が取り難くなり、テストパターンのデバックに時間がか
かってしまい、テストパターンの作成効率を低下させる
という問題点があった。
【０００７】
【課題を解決するための手段】この発明は上記のような
問題点を考慮してなされたもので、テストパターンの記
述に手続き文や繰返し文を使用しているＬＳＩのシミュ
レーション装置において、指定のテストサイクルに対応
するテストパターンの行を含む複数行の記述を表示部に
表示させるテストパターン行表示手段を備えることによ
り、シミュレーション波形とテストパターンとの対応を
容易にとることができる。
問題点を考慮してなされたもので、テストパターンの記
述に手続き文や繰返し文を使用しているＬＳＩのシミュ
レーション装置において、指定のテストサイクルに対応
するテストパターンの行を含む複数行の記述を表示部に
表示させるテストパターン行表示手段を備えることによ
り、シミュレーション波形とテストパターンとの対応を
容易にとることができる。
【０００８】
【発明の実施の形態】テストパターンの記述に手続き文
や繰返し文を使用しているＬＳＩのシミュレーション装
置において、指定のテストサイクルに対応するテストパ
ターンの行を含む複数行の記述を表示部に表示させるテ
ストパターン行表示手段を備えることにより、シミュレ
ーション波形とテストパターンとの対応を容易にとるこ
とができ、テストパターンのデバック効率を大幅に向上
することが可能となる。
や繰返し文を使用しているＬＳＩのシミュレーション装
置において、指定のテストサイクルに対応するテストパ
ターンの行を含む複数行の記述を表示部に表示させるテ
ストパターン行表示手段を備えることにより、シミュレ
ーション波形とテストパターンとの対応を容易にとるこ
とができ、テストパターンのデバック効率を大幅に向上
することが可能となる。
【０００９】また、指定のテストサイクルに対応するテ
ストパターンの行を他の表示行と異なるフォント、色、
背景などの形態で表示部に表示させることにより、シミ
ュレーション波形とテストパターンとの対応を更に容易
にとることが可能となる。
ストパターンの行を他の表示行と異なるフォント、色、
背景などの形態で表示部に表示させることにより、シミ
ュレーション波形とテストパターンとの対応を更に容易
にとることが可能となる。
【００１０】
【実施例】図１に、本発明の構成ブロック図を示す。図
中、１０はシミュレーション装置であり、シミュレーシ
ョン装置１０はＬＳＩのテストパターンが格納されたテ
ストパターン部１２と、ＬＳＩの回路データが格納され
た回路データ部１３と、ＬＳＩの回路データとテストパ
ターンを読み込み、ＬＳＩの機能をシミュレーションす
るシミュレーション処理部１１と、シミュレーション処
理部１１のシミュレーション結果やテストパターンなど
を表示する表示部１４と、指定のテストサイクルに対応
するテストパターンの行を含む複数行の記述を表示部に
表示させるテストパターン行表示手段１５とで構成され
ている。
中、１０はシミュレーション装置であり、シミュレーシ
ョン装置１０はＬＳＩのテストパターンが格納されたテ
ストパターン部１２と、ＬＳＩの回路データが格納され
た回路データ部１３と、ＬＳＩの回路データとテストパ
ターンを読み込み、ＬＳＩの機能をシミュレーションす
るシミュレーション処理部１１と、シミュレーション処
理部１１のシミュレーション結果やテストパターンなど
を表示する表示部１４と、指定のテストサイクルに対応
するテストパターンの行を含む複数行の記述を表示部に
表示させるテストパターン行表示手段１５とで構成され
ている。
【００１１】図２に、テストパターン行表示手段の一実
施例の構成ブロック図を示す。図中、２０はテストパタ
ーン行表示手段であり、テストパターン行表示手段２０
はテストパターンを１サイクルを１パターンとする単純
なパターンに展開しながらテストパターン行と展開した
テストパターン行の対応テーブルを作成するテストパタ
ーン展開部２１と、表示するテストパターンの時刻をオ
ペレータから獲得する時刻入力部２２と、獲得した時刻
に対応するテストパターン行を算出する指定時刻行算出
部２３と、算出したテストパターン行を表示部に表示す
るためのテキストエディタのコマンドを作成し、テキス
トエディタに出力するテキストエディタ行表示出力部２
４とで構成されている。
施例の構成ブロック図を示す。図中、２０はテストパタ
ーン行表示手段であり、テストパターン行表示手段２０
はテストパターンを１サイクルを１パターンとする単純
なパターンに展開しながらテストパターン行と展開した
テストパターン行の対応テーブルを作成するテストパタ
ーン展開部２１と、表示するテストパターンの時刻をオ
ペレータから獲得する時刻入力部２２と、獲得した時刻
に対応するテストパターン行を算出する指定時刻行算出
部２３と、算出したテストパターン行を表示部に表示す
るためのテキストエディタのコマンドを作成し、テキス
トエディタに出力するテキストエディタ行表示出力部２
４とで構成されている。
【００１２】図３に、テストパターンと展開テストパタ
ーンの一実施例図を示す。図３（ａ）はテストパター
ン、図３（ｂ）はテストパターン展開部２１の処理の中
で一時的に作成される図３（ａ）の展開テストパターン
である。
ーンの一実施例図を示す。図３（ａ）はテストパター
ン、図３（ｂ）はテストパターン展開部２１の処理の中
で一時的に作成される図３（ａ）の展開テストパターン
である。
【００１３】図３（ａ）のＡは手続き文の定義文、図３
（ａ）のＢは手続き文の呼び出し、図３（ａ）のＣは繰
返し文である。
（ａ）のＢは手続き文の呼び出し、図３（ａ）のＣは繰
返し文である。
【００１４】図３（ｂ）の展開テストパターンは、図３
（ａ）の７行から１３行が展開され、８行目の手続き文
の呼び出しであるＩＮＩＴは手続き文で定義している図
３（ａ）の４〜５行が図３（ｂ）の４〜５行に展開さ
れ、図３（ａ）の９〜１１行目の繰返し文は図３（ｂ）
の６〜１５行に展開され、図３（ａ）の１２行は図３
（ｂ）の１６行に展開される。
（ａ）の７行から１３行が展開され、８行目の手続き文
の呼び出しであるＩＮＩＴは手続き文で定義している図
３（ａ）の４〜５行が図３（ｂ）の４〜５行に展開さ
れ、図３（ａ）の９〜１１行目の繰返し文は図３（ｂ）
の６〜１５行に展開され、図３（ａ）の１２行は図３
（ｂ）の１６行に展開される。
【００１５】図４に、テストパターン／展開テストパタ
ーン対応テーブルの一実施例図を示す。図中、４１はテ
ストパターン展開部２１の処理で作成されるテストパタ
ーン／展開テストパターン対応テーブルであり、テスト
パターンと展開されたテストパターンの行の対応を示
す。この例では、展開テストパターン行の４および５行
はテストパターンの８行に対応し、展開テストパターン
行の６〜１５行はテストパターンの１０行に対応する。
ーン対応テーブルの一実施例図を示す。図中、４１はテ
ストパターン展開部２１の処理で作成されるテストパタ
ーン／展開テストパターン対応テーブルであり、テスト
パターンと展開されたテストパターンの行の対応を示
す。この例では、展開テストパターン行の４および５行
はテストパターンの８行に対応し、展開テストパターン
行の６〜１５行はテストパターンの１０行に対応する。
【００１６】図５に、テストパターン行表示手段の一実
施例の処理フローチャートを示す。以下、フローにした
がって動作を説明する。
施例の処理フローチャートを示す。以下、フローにした
がって動作を説明する。
【００１７】ステップＳ５０１：テストパターン行の表
示要求があるかを判定する。要求があればステップＳ５
０２に進み、要求がなければステップＳ５０１に戻る。
示要求があるかを判定する。要求があればステップＳ５
０２に進み、要求がなければステップＳ５０１に戻る。
【００１８】ステップＳ５０２：時刻入力画面を表示
し、入力された時刻に対応するテストサイクル数を算出
する。なお、テストパターンは１サイクルを１パター
ン、つまり１行として記述されているので、テストサイ
クル数を求めることにより指定された時刻に対応するテ
ストパターン行がわかる。
し、入力された時刻に対応するテストサイクル数を算出
する。なお、テストパターンは１サイクルを１パター
ン、つまり１行として記述されているので、テストサイ
クル数を求めることにより指定された時刻に対応するテ
ストパターン行がわかる。
【００１９】ステップＳ５０３：テストパターンを展開
しながらテストパターン行と展開したテストパターン行
との対応テーブルを作成する。
しながらテストパターン行と展開したテストパターン行
との対応テーブルを作成する。
【００２０】ステップＳ５０４：ステップＳ５０２で算
出したテストサイクル数にあたるテストパターン行をテ
ストパターン／展開テストパターンテーブルから算出す
る。例えば、算出したテストサイクル数が８ならば、テ
ストパターン／展開テストパターンテーブルの展開テス
トパターン行から８を検出し、それに対応する左側にあ
るテストパターン行の１０が求めるテストパターン行と
なる。
出したテストサイクル数にあたるテストパターン行をテ
ストパターン／展開テストパターンテーブルから算出す
る。例えば、算出したテストサイクル数が８ならば、テ
ストパターン／展開テストパターンテーブルの展開テス
トパターン行から８を検出し、それに対応する左側にあ
るテストパターン行の１０が求めるテストパターン行と
なる。
【００２１】ステップＳ５０５：算出したテストパター
ン行を表示部の中央に表示するためのテキストエディタ
コマンドを作成し、テキストエディタに出力する。
ン行を表示部の中央に表示するためのテキストエディタ
コマンドを作成し、テキストエディタに出力する。
【００２２】ステップＳ５０６：算出したテストパター
ン行を反転表示するためのテキストエディタコマンドを
作成し、テキストエディタに出力する。そして、処理を
終了する。
ン行を反転表示するためのテキストエディタコマンドを
作成し、テキストエディタに出力する。そして、処理を
終了する。
【００２３】この処理が実行されると、シミュレーショ
ン結果における特定の時刻に対応するテストパターン行
のみが反転されて表示部の中央に表示されるので、シミ
ュレーション波形とテストパターンとの対応を容易にと
ることができる。
ン結果における特定の時刻に対応するテストパターン行
のみが反転されて表示部の中央に表示されるので、シミ
ュレーション波形とテストパターンとの対応を容易にと
ることができる。
【００２４】
【発明の効果】この発明は、上記に説明したような形態
で実施され、以下の効果がある。
で実施され、以下の効果がある。
【００２５】シミュレーション波形とテストパターンと
の対応を容易にとることができ、テストパターンのデバ
ック効率を大幅に向上することが可能となる。
の対応を容易にとることができ、テストパターンのデバ
ック効率を大幅に向上することが可能となる。
【図１】 本発明の構成ブロック図である。
【図２】 テストパターン行表示手段の一実施例の構成
ブロック図である。
ブロック図である。
【図３】 テストパターンと展開テストパターンの一実
施例図である。
施例図である。
【図４】 テストパターン／展開テストパターン対応テ
ーブルの一実施例図である。
ーブルの一実施例図である。
【図５】 テストパターン行表示手段の一実施例の処理
フローチャートである。
フローチャートである。
【図６】 従来のＬＳＩのシミュレーション装置の構成
ブロック図である。
ブロック図である。
【図７】 テストパターンの記述例である。
１５ テストパターン行表示手段
Claims (2)
- 【請求項１】 テストパターンの記述に手続き文や繰返
し文を使用しているＬＳＩのシミュレーション装置にお
いて、 指定のテストサイクルに対応するテストパターンの行を
含む複数行の記述を表示部に表示させるテストパターン
行表示手段を備えることを特徴とするＬＳＩのシミュレ
ーション装置。 - 【請求項２】 指定のテストサイクルに対応するテスト
パターンの行を他の表示行と異なるフォント、色、背景
などの形態で表示部に表示させる請求項１記載のＬＳＩ
のシミュレーション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10134888A JPH11328242A (ja) | 1998-05-18 | 1998-05-18 | Ｌｓｉのシミュレーション装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10134888A JPH11328242A (ja) | 1998-05-18 | 1998-05-18 | Ｌｓｉのシミュレーション装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11328242A true JPH11328242A (ja) | 1999-11-30 |
Family
ID=15138868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10134888A Pending JPH11328242A (ja) | 1998-05-18 | 1998-05-18 | Ｌｓｉのシミュレーション装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11328242A (ja) |
-
1998
- 1998-05-18 JP JP10134888A patent/JPH11328242A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03257671A (ja) | 設計取り込みシステム | |
| JP2002535684A (ja) | 集積回路のリアルバージョンテストとシミュレートバージョンテストを行うシステム | |
| US5278770A (en) | Method for generating input data for an electronic circuit simulator | |
| JPH07200642A (ja) | 半導体集積回路の遅延時間計算装置 | |
| JPH11328242A (ja) | Ｌｓｉのシミュレーション装置 | |
| JP2007226567A (ja) | 回路シミュレータおよび回路シミュレーションプログラム | |
| WO2001035283A2 (en) | System for performing parallel circuit simulation in a high level description language | |
| JP3228126B2 (ja) | 試験システム | |
| JPH08202743A (ja) | スイッチレベルシミュレーションシステム | |
| McKenzie et al. | Experiences with the mactester in computer science and engineering education | |
| JP2539049B2 (ja) | 諭理シミュレ―ション装置 | |
| JP2990155B1 (ja) | 検証用テストパタン設計装置および検証用テストパタン設計方法 | |
| JP2525913Y2 (ja) | Ｌｓｉ論理シミュレーション装置 | |
| Ananyevski et al. | DEVELOPMENT OF AN ACADEMIC CLOUD SERVICE FOR DESIGNING DIGITAL INTEGRATED CIRCUITS | |
| JPH02294844A (ja) | 論理検証装置 | |
| JP3195088B2 (ja) | シミュレーション装置 | |
| JPH05225277A (ja) | 設計支援装置 | |
| JP2002243803A (ja) | 半導体集積回路試験用プログラムのデバッグ方法及び装置並びに半導体集積回路試験用プログラムのデバッグプログラム | |
| JP3110326B2 (ja) | 検証用テストパタン設計装置 | |
| JPH02266474A (ja) | デバイス回路図シミュレータ用部品データ作成装置 | |
| JPH0375875A (ja) | 遅延シミュレーション装置 | |
| JPH10161897A (ja) | 制御シーケンス評価方法及び制御シーケンス評価装置 | |
| Agrawal et al. | Workstations (panel discussion) a complete solution to the VLSI designer? | |
| JPH0418678A (ja) | 論理回路シミュレーション結果表示方法 | |
| JPH06168296A (ja) | プリント基板レイアウト設計方法 |