JP2953029B2 - 論理集積回路の試験方法 - Google Patents
論理集積回路の試験方法Info
- Publication number
- JP2953029B2 JP2953029B2 JP2288702A JP28870290A JP2953029B2 JP 2953029 B2 JP2953029 B2 JP 2953029B2 JP 2288702 A JP2288702 A JP 2288702A JP 28870290 A JP28870290 A JP 28870290A JP 2953029 B2 JP2953029 B2 JP 2953029B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- vector
- frequency
- target
- test vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は複数の試験ベクトルにより構成される試験パ
ターンをパターンメモリに格納し、試験ベクトル毎に試
験周波数を設定して試験を行う論理集積回路試験装置を
用いる論理集積回路の試験方法に関するものである。
ターンをパターンメモリに格納し、試験ベクトル毎に試
験周波数を設定して試験を行う論理集積回路試験装置を
用いる論理集積回路の試験方法に関するものである。
従来の技術 従来、論理集積回路の最高動作周波数を決定している
動作シーケンスを求める場合、試験パターン全体の試験
周波数を一律に変化させて、試験結果がフェイルする試
験周波数を求め、この周波数においてフェイルする試験
ベクトル基に、論理シミュレータの結果等を参照して、
最高動作周波数を決定している動作シーケンス（特定の
命令の位置関係や特定の命令自身を示す。）を求めてい
た。ここでフェイルする試験ベクトルとは、試験ベクト
ル内の期待値と試験される論理集積回路の出力値が一致
しないものである。しかしながらフェイルする試験ベク
トル自身が最高動作周波数を決定する動作シーケンスを
含む場合はほとんどない。パイプライン制御され内蔵の
キャシュメモリを備えた論理集積回路では、論理の深度
が深く、フェイルの発生した試験ベクトルよりもかなり
以前の時点で実行された動作シーケンスが誤動作してい
て、その結果としてフェイルが発生するのが通常であ
る。この為に問題となる動作シーケンスを求めるには論
理シミュレータ等の結果を参照して、まずフェイルする
試験ベクトルが論理シミュレータの結果のどの時刻に対
応するのか調べ、この後にフェイルが発生するまでの動
作シーケンスを逆に辿り、問題を含む動作シーケンスを
推定し、この動作シーケンスが実行されている時点での
試験ベクトルのみ試験周波数（全試験ベクトルがパスす
る試験周波数まで）十分さげて最初にフェイルしていた
試験ベクトルがパスすることを確認することにより問題
のある動作シーケンスを特定していた。
動作シーケンスを求める場合、試験パターン全体の試験
周波数を一律に変化させて、試験結果がフェイルする試
験周波数を求め、この周波数においてフェイルする試験
ベクトル基に、論理シミュレータの結果等を参照して、
最高動作周波数を決定している動作シーケンス（特定の
命令の位置関係や特定の命令自身を示す。）を求めてい
た。ここでフェイルする試験ベクトルとは、試験ベクト
ル内の期待値と試験される論理集積回路の出力値が一致
しないものである。しかしながらフェイルする試験ベク
トル自身が最高動作周波数を決定する動作シーケンスを
含む場合はほとんどない。パイプライン制御され内蔵の
キャシュメモリを備えた論理集積回路では、論理の深度
が深く、フェイルの発生した試験ベクトルよりもかなり
以前の時点で実行された動作シーケンスが誤動作してい
て、その結果としてフェイルが発生するのが通常であ
る。この為に問題となる動作シーケンスを求めるには論
理シミュレータ等の結果を参照して、まずフェイルする
試験ベクトルが論理シミュレータの結果のどの時刻に対
応するのか調べ、この後にフェイルが発生するまでの動
作シーケンスを逆に辿り、問題を含む動作シーケンスを
推定し、この動作シーケンスが実行されている時点での
試験ベクトルのみ試験周波数（全試験ベクトルがパスす
る試験周波数まで）十分さげて最初にフェイルしていた
試験ベクトルがパスすることを確認することにより問題
のある動作シーケンスを特定していた。
発明が解決しようとする課題 このような従来の論理集積回路の試験手法では、問題
となるシーケンスを特定するのにフェイルする試験ベク
トルと論理シミュレータの結果を照合する繁雑な作業が
必要である。さらにフェイルする試験ベクトルは通常は
複数個あり、それらの因果関係の調査などの論理シミュ
レータとの照合作業にかなりの時間が費やされている。
この照合作業を短くすることは論理集積回路のデバッグ
（論理回路のクリティカルパス検出）のターンアラウン
ド時間を短くする上で重要な課題である。
となるシーケンスを特定するのにフェイルする試験ベク
トルと論理シミュレータの結果を照合する繁雑な作業が
必要である。さらにフェイルする試験ベクトルは通常は
複数個あり、それらの因果関係の調査などの論理シミュ
レータとの照合作業にかなりの時間が費やされている。
この照合作業を短くすることは論理集積回路のデバッグ
（論理回路のクリティカルパス検出）のターンアラウン
ド時間を短くする上で重要な課題である。
したがって本発明は、上述の課題に鑑みてなされ、迅
速に最高動作周波数を決定している動作シーケンスを特
定することのできる論理集積回路の試験方法を提供する
ことを目的とする。
速に最高動作周波数を決定している動作シーケンスを特
定することのできる論理集積回路の試験方法を提供する
ことを目的とする。
課題を解決するための手段 本発明は、複数の試験ベクトルにより構成され、この
試験ベクトル毎に試験周波数が設定された試験パターン
を用いて論理集積回路を試験する場合において、前記試
験パターンを構成する試験ベクトルの試験周波数がすべ
てf1に設定され、この試験結果がパスであるとき、特定
の少なくとも一つの試験ベクトルをターゲット試験ベク
トルとして選び、このターゲット試験ベクトルの試験周
波数をf1よりも高い試験周波数f2に、前記ターゲット試
験ベクトル以外の試験ベクトルの試験周波数をf1に設定
して、各試験毎にターゲット試験ベクトルまたは試験周
波数f2を変更して試験を連続して繰り返す論理集積回路
の試験方法である。
試験ベクトル毎に試験周波数が設定された試験パターン
を用いて論理集積回路を試験する場合において、前記試
験パターンを構成する試験ベクトルの試験周波数がすべ
てf1に設定され、この試験結果がパスであるとき、特定
の少なくとも一つの試験ベクトルをターゲット試験ベク
トルとして選び、このターゲット試験ベクトルの試験周
波数をf1よりも高い試験周波数f2に、前記ターゲット試
験ベクトル以外の試験ベクトルの試験周波数をf1に設定
して、各試験毎にターゲット試験ベクトルまたは試験周
波数f2を変更して試験を連続して繰り返す論理集積回路
の試験方法である。
作用 本発明は、上述の構成により、試験パターンを構成す
る試験ベクトルの試験周波数を全試験ベクトルがパスす
る周波数がf1のとき、特定の試験ベクトルをターゲット
試験ベクトルとして選び、ターゲット試験ベクトルのみ
試験周波数をf1＜f2なる試験周波数f2に、ターゲット試
験ベクトル以外の試験ベクトルの試験周波数をf1に設定
し、試験毎にターゲット試験ベクトル自身または試験周
波数f2を変更するようにして試験を連続して繰り返す。
この繰り返し試験時に発生したフェイルは、試験周波数
を全試験ベクトル一律にf1に設定したときはパスであっ
たから、試験周波数をf2に設定したターゲット試験ベク
トルに起因するものである。つまりこのターゲット試験
ベクトルが実行されている時点の動作シーケンスがフェ
イルの原因である。また最高動作周波数を決定している
動作シーケンスは、この繰り返し試験中でパスとフェイ
ル間の遷移試験周波数f2が最低であったターゲット試験
ベクトルの実行時点での動作シーケンスである。
る試験ベクトルの試験周波数を全試験ベクトルがパスす
る周波数がf1のとき、特定の試験ベクトルをターゲット
試験ベクトルとして選び、ターゲット試験ベクトルのみ
試験周波数をf1＜f2なる試験周波数f2に、ターゲット試
験ベクトル以外の試験ベクトルの試験周波数をf1に設定
し、試験毎にターゲット試験ベクトル自身または試験周
波数f2を変更するようにして試験を連続して繰り返す。
この繰り返し試験時に発生したフェイルは、試験周波数
を全試験ベクトル一律にf1に設定したときはパスであっ
たから、試験周波数をf2に設定したターゲット試験ベク
トルに起因するものである。つまりこのターゲット試験
ベクトルが実行されている時点の動作シーケンスがフェ
イルの原因である。また最高動作周波数を決定している
動作シーケンスは、この繰り返し試験中でパスとフェイ
ル間の遷移試験周波数f2が最低であったターゲット試験
ベクトルの実行時点での動作シーケンスである。
このようにして本発明では最高動作周波数を決定して
いる動作シーケンスを求める場合、論理シミュレータと
照合すべき試験ベクトルが必要最小限になり迅速に論理
回路上のクリチカルパスを含む動作シーケンスを抽出す
ることができる。
いる動作シーケンスを求める場合、論理シミュレータと
照合すべき試験ベクトルが必要最小限になり迅速に論理
回路上のクリチカルパスを含む動作シーケンスを抽出す
ることができる。
実施例 第１図に本発明の一実施例として論理回路上のクリチ
カルパスを含む動作シーケンスを調べる論理集積回路の
試験方法の流れ図を示す。ここで述べる試験パターン
は、試験される論理集積回路の信号ピンに対応して入力
論理値と出力論理期待値で構成される試験ベクトルの集
合で構成される。また１試験ベクトルは試験される論理
集積回路の１動作サイクル（即ち１基本クロック）に対
応し、それぞれに実行するときの試験周波数が設定され
る。これは１動作サイクルの周期、レートとも呼ばれ
る。レートを変更した場合、入出力のストローブタイミ
ングもレートに合わせて適切な位置に変更する必要があ
る。第１図にそって実施例の説明を行う。
カルパスを含む動作シーケンスを調べる論理集積回路の
試験方法の流れ図を示す。ここで述べる試験パターン
は、試験される論理集積回路の信号ピンに対応して入力
論理値と出力論理期待値で構成される試験ベクトルの集
合で構成される。また１試験ベクトルは試験される論理
集積回路の１動作サイクル（即ち１基本クロック）に対
応し、それぞれに実行するときの試験周波数が設定され
る。これは１動作サイクルの周期、レートとも呼ばれ
る。レートを変更した場合、入出力のストローブタイミ
ングもレートに合わせて適切な位置に変更する必要があ
る。第１図にそって実施例の説明を行う。
ステップ（１）：まず、対象とする試験パターンの試験
ベクトルをすべて同一の試験周波数fxに設定する。
ベクトルをすべて同一の試験周波数fxに設定する。
ステップ（２）：次にfxを各試験毎に変更して試験を繰
り返す。この操作は、全試験ベクトルがパスするまで繰
り返す。
り返す。この操作は、全試験ベクトルがパスするまで繰
り返す。
ステップ（３）：全試験ベクトルがパスする試験周波数
fxをf1とする。
fxをf1とする。
ステップ（４）:f1＜f2を満たすようにf2の初期値及び
上限値fmaxとf2の増分値dfを設定する。
上限値fmaxとf2の増分値dfを設定する。
ステップ（５）：以前にターゲット試験ベクトルとして
指定されていない試験ベクトルを一つ選びターゲット試
験ベクトルとする。例えば試験パターン中での実行順番
で選ぶことができる。すべての試験ベクトルをターゲッ
ト試験ベクトルに選び終わったときにステップ（10）に
実行を移す。
指定されていない試験ベクトルを一つ選びターゲット試
験ベクトルとする。例えば試験パターン中での実行順番
で選ぶことができる。すべての試験ベクトルをターゲッ
ト試験ベクトルに選び終わったときにステップ（10）に
実行を移す。
ステップ（６）：ターゲット試験ベクトル以外の試験ベ
クトルの試験周波数をf1に設定する。
クトルの試験周波数をf1に設定する。
ステップ（７）：ターゲット試験ベクトルの試験周波数
をf2に設定する。
をf2に設定する。
ステップ（８）：試験パターンを実行し試験結果（f2の
値、ターゲット試験ベクトルに対応する試験パターンア
ドレス値とパス／フェイル判定値）をログファイルに記
憶する。このステップで発生したフェイルはターゲット
試験ベクトルの実行時点で実行されている動作シーケン
スが原因である。
値、ターゲット試験ベクトルに対応する試験パターンア
ドレス値とパス／フェイル判定値）をログファイルに記
憶する。このステップで発生したフェイルはターゲット
試験ベクトルの実行時点で実行されている動作シーケン
スが原因である。
ステップ（９）:f2をf2＝f2＋dfに増分させる。もしf2
＞fmaxであればステップ（５）に実行を移す、そうでな
ければステップ（６）に実行を移す。
＞fmaxであればステップ（５）に実行を移す、そうでな
ければステップ（６）に実行を移す。
ステップ（10）：ログファイルからパス／フェイルの境
界のf2が最も低いターゲット試験ベクトルのアドレス値
を抽出する。
界のf2が最も低いターゲット試験ベクトルのアドレス値
を抽出する。
ステップ（11）：抽出されたアドレスが実行されている
時刻での論理シミュレーションの結果を参照し動作シー
ケンスを求める。この動作シーケンスが最高動作周波数
を決定しているクリチカルパスを含んでいる。
時刻での論理シミュレーションの結果を参照し動作シー
ケンスを求める。この動作シーケンスが最高動作周波数
を決定しているクリチカルパスを含んでいる。
なおステップ（５）においてターゲット試験ベクトル
を試験パターン中で限定した試験ベクトル群に対して指
定することにより、不要な実行ステップを避けられて論
理回路上のクリティカルパスを含む動作シーケンスの探
索時間を短縮することができる。
を試験パターン中で限定した試験ベクトル群に対して指
定することにより、不要な実行ステップを避けられて論
理回路上のクリティカルパスを含む動作シーケンスの探
索時間を短縮することができる。
第２図はログファイルから作成したシュムー図の一例
である。横軸にターゲット試験ベクトルのアドレス値
を、縦軸に試験周波数f2をとり、試験結果のパスをＰ、
フェイルを空白で示している。この例ではf1を40MHz、
ターゲット試験ベクトルの試験周波数f2の初期値を51MH
z、上限値を60MHz、増分値dfを500KHzに設定している。
である。横軸にターゲット試験ベクトルのアドレス値
を、縦軸に試験周波数f2をとり、試験結果のパスをＰ、
フェイルを空白で示している。この例ではf1を40MHz、
ターゲット試験ベクトルの試験周波数f2の初期値を51MH
z、上限値を60MHz、増分値dfを500KHzに設定している。
試験結果をこの様なシュムー図で表現することにより
調べるべきアドレスが一目でわかる。しかしながら試験
パターンは通常膨大（数千〜数万行）な試験ベクトルか
ら構成されているために、一度に第２図のようなシュム
ー図で表示することができない。そこで第３図に試験ベ
クトルのアドレス値を圧縮したシュムー図の一例を示
す。ここでは注目している試験周波数以下（この例では
56MHz）でフェイルが発生している試験ベクトルのアド
レス値のみを横軸として表示することにより、シュムー
図の表示量を削減する事により視認性が向上する。
調べるべきアドレスが一目でわかる。しかしながら試験
パターンは通常膨大（数千〜数万行）な試験ベクトルか
ら構成されているために、一度に第２図のようなシュム
ー図で表示することができない。そこで第３図に試験ベ
クトルのアドレス値を圧縮したシュムー図の一例を示
す。ここでは注目している試験周波数以下（この例では
56MHz）でフェイルが発生している試験ベクトルのアド
レス値のみを横軸として表示することにより、シュムー
図の表示量を削減する事により視認性が向上する。
なお本実施例では、ターゲット試料ベクトルを固定し
て試験周波数f2を変化させて試験を行なったが、f2を固
定してターゲット試料ベクトルを変化させるか、または
f2,ターゲット試料ベクトル共に変化させて試験を行な
っても同様の効果が得られる。
て試験周波数f2を変化させて試験を行なったが、f2を固
定してターゲット試料ベクトルを変化させるか、または
f2,ターゲット試料ベクトル共に変化させて試験を行な
っても同様の効果が得られる。
発明の効果 このように本発明の論理集積回路の試験方法によれ
ば、最高動作周波数を決定している動作シーケンスを求
める場合、論理シミュレータと照合する手続きが必要最
小限になり、迅速に問題の動作シーケンスが特定でき
る。したがって本発明は論理集積回路のデバッグ（クリ
ティカルパス検出）のターンアラウンド時間の短縮の上
で有用である。
ば、最高動作周波数を決定している動作シーケンスを求
める場合、論理シミュレータと照合する手続きが必要最
小限になり、迅速に問題の動作シーケンスが特定でき
る。したがって本発明は論理集積回路のデバッグ（クリ
ティカルパス検出）のターンアラウンド時間の短縮の上
で有用である。
第１図は本発明の一実施例における論理集積回路の試験
方法の流れ図、第２図は同手法によるシュムー図、第３
図は同手法による圧縮したシュムー図である。
方法の流れ図、第２図は同手法によるシュムー図、第３
図は同手法による圧縮したシュムー図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/28 - 31/3193 G06F 11/22 - 11/277
Claims (1)
- 【請求項１】複数の試験ベクトルにより構成され、この
試験ベクトル毎に試験周波数が設定された試験パターン
を用いて論理集積回路を試験する場合において、前記試
験パターンを構成する試験ベクトルの試験周波数がすべ
てf1に設定され、この試験結果がパスであるとき、特定
の少なくとも一つの試験ベクトルをターゲット試験ベク
トルとして選び、このターゲット試験ベクトルの試験周
波数をf1よりも高い試験周波数f2に、前記ターゲット試
験ベクトル以外の試験ベクトルの試験周波数をf1に設定
して、各試験毎にターゲット試験ベクトルまたは試験周
波数f2を変更して試験を連続して繰り返す論理集積回路
の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2288702A JP2953029B2 (ja) | 1990-10-26 | 1990-10-26 | 論理集積回路の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2288702A JP2953029B2 (ja) | 1990-10-26 | 1990-10-26 | 論理集積回路の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04161872A JPH04161872A (ja) | 1992-06-05 |
| JP2953029B2 true JP2953029B2 (ja) | 1999-09-27 |
Family
ID=17733585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2288702A Expired - Fee Related JP2953029B2 (ja) | 1990-10-26 | 1990-10-26 | 論理集積回路の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2953029B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7640132B2 (en) * | 2007-04-23 | 2009-12-29 | Advantest Corporation | Recording medium and test apparatus |
-
1990
- 1990-10-26 JP JP2288702A patent/JP2953029B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04161872A (ja) | 1992-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6061283A (en) | Semiconductor integrated circuit evaluation system | |
| US6321320B1 (en) | Flexible and programmable BIST engine for on-chip memory array testing and characterization | |
| US7228262B2 (en) | Semiconductor integrated circuit verification system | |
| CN112526319B (zh) | 芯片测试方法、装置、处理器芯片及服务器 | |
| US6707313B1 (en) | Systems and methods for testing integrated circuits | |
| US6249891B1 (en) | High speed test pattern evaluation apparatus | |
| JP2023534200A (ja) | 自動支援型回路検証 | |
| JP2953029B2 (ja) | 論理集積回路の試験方法 | |
| CN115470125B (zh) | 基于日志文件的调试方法、设备以及存储介质 | |
| CN111177014B (zh) | 软件自动测试方法、系统及存储介质 | |
| US20050055612A1 (en) | Design supporting apparatus | |
| US7613960B2 (en) | Semiconductor device test apparatus and method | |
| JPH09171056A (ja) | テスト設計方法とその装置、並びにテスト方法とその装置 | |
| JPH03120485A (ja) | 半導体集積回路の故障個所推定方式 | |
| JP4952160B2 (ja) | 半導体試験装置 | |
| JPH07260888A (ja) | 製品の試験順序決定方法および装置 | |
| JP2894732B2 (ja) | 論理回路シミュレーシヨン装置 | |
| JP2004348596A (ja) | Ｉｃテスタ用プログラムのデバッグ装置、方法、及びプログラム | |
| US10387598B1 (en) | Verifying results in simulation through simulation add-on to support visualization of selected memory contents in real time | |
| JP2002016118A (ja) | 半導体パラメトリック試験装置 | |
| CN118095148A (zh) | 一种芯片内部逻辑验证方法和系统 | |
| CN118643771A (zh) | 调试逻辑系统设计的方法、电子设备及存储介质 | |
| JPH1048296A (ja) | Ｉｃ検査装置 | |
| CN118197391A (zh) | 分析和报告准确数据使存储芯片中的多个信号同步的技术 | |
| JPH11118889A (ja) | テストプログラム生成システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |