JPH05324755A - テストパターン作成検証装置 - Google Patents
テストパターン作成検証装置Info
- Publication number
- JPH05324755A JPH05324755A JP4130277A JP13027792A JPH05324755A JP H05324755 A JPH05324755 A JP H05324755A JP 4130277 A JP4130277 A JP 4130277A JP 13027792 A JP13027792 A JP 13027792A JP H05324755 A JPH05324755 A JP H05324755A
- Authority
- JP
- Japan
- Prior art keywords
- test pattern
- error
- mask information
- result
- masked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 テストパターンの全てのエラー個所に確実に
マスクを掛けられるようにする。 【構成】 シミュレーションした結果と期待値とを比較
した結果をコンペア結果読込手段６によって読み込み、
その読み込んだ結果を基にしてエラー箇所強制マスク手
段７によってマスクの掛かっていないエラー個所に強制
的にマスクを掛けて、所定のフォーマットのデータに変
換する。その後、マスクを掛けたエラー個所を示す強制
マスク情報を強制マスク情報保存手段８に保存し、強制
マスク情報反映手段９によって元のテストパターンの強
制マスク情報によって示されるエラー個所と対応する個
所にマスクを掛ける。
マスクを掛けられるようにする。 【構成】 シミュレーションした結果と期待値とを比較
した結果をコンペア結果読込手段６によって読み込み、
その読み込んだ結果を基にしてエラー箇所強制マスク手
段７によってマスクの掛かっていないエラー個所に強制
的にマスクを掛けて、所定のフォーマットのデータに変
換する。その後、マスクを掛けたエラー個所を示す強制
マスク情報を強制マスク情報保存手段８に保存し、強制
マスク情報反映手段９によって元のテストパターンの強
制マスク情報によって示されるエラー個所と対応する個
所にマスクを掛ける。
Description
【０００１】
【産業上の利用分野】この発明は、ＬＳＩ等の各種回路
をシミュレーションするためのテストパターンを作成し
て検証するテストパターン作成検証装置に関する。
をシミュレーションするためのテストパターンを作成し
て検証するテストパターン作成検証装置に関する。
【０００２】
【従来の技術】ＣＡＤシステム等によって設計したＬＳ
Ｉ等の回路をシミュレーションするためのテストパター
ンを作成するテストパターン作成検証装置が知られてい
る。このようなテストパターン作成検証装置は、ＣＡＤ
形式でシミュレーションする回路に対するテストパター
ンを作成し、そのシミュレーションを行ない、そのシミ
ュレーション結果と期待値を比較（コンペア）すること
によって検証し、その検証の結果に応じてエラーとなっ
た個所にマスクを掛けるマスク処理等を施した後、その
テストパターンを検証すべき回路に応じたフォーマット
に変換する。
Ｉ等の回路をシミュレーションするためのテストパター
ンを作成するテストパターン作成検証装置が知られてい
る。このようなテストパターン作成検証装置は、ＣＡＤ
形式でシミュレーションする回路に対するテストパター
ンを作成し、そのシミュレーションを行ない、そのシミ
ュレーション結果と期待値を比較（コンペア）すること
によって検証し、その検証の結果に応じてエラーとなっ
た個所にマスクを掛けるマスク処理等を施した後、その
テストパターンを検証すべき回路に応じたフォーマット
に変換する。
【０００３】従来、そのマスク処理では、オペレータが
コンペア処理の結果からエラー個所を判断し、各エラー
個所にマスクを掛ける作業を行なっていた。
コンペア処理の結果からエラー個所を判断し、各エラー
個所にマスクを掛ける作業を行なっていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
ようなテストパターン作成検証装置では、オペレータが
テストパターンのエラー個所に対してマスクを掛ける作
業を行なわなければならないので、マスク漏れが生じる
恐れがあるという問題があった。
ようなテストパターン作成検証装置では、オペレータが
テストパターンのエラー個所に対してマスクを掛ける作
業を行なわなければならないので、マスク漏れが生じる
恐れがあるという問題があった。
【０００５】もし、コンペア段階でテストパターンの全
てのエラー個所に完全にマスクを掛けず、そのテストパ
ターンを検証すべき回路に応じたフォーマットに変換し
てしまうと、そのテストパターンを用いて回路のシミュ
レーションを行なったときにエラーが発生してしまう。
したがって、テストパターンの修正を行なうことによっ
て回路の設計検証がスムーズにできなくなってしまう。
てのエラー個所に完全にマスクを掛けず、そのテストパ
ターンを検証すべき回路に応じたフォーマットに変換し
てしまうと、そのテストパターンを用いて回路のシミュ
レーションを行なったときにエラーが発生してしまう。
したがって、テストパターンの修正を行なうことによっ
て回路の設計検証がスムーズにできなくなってしまう。
【０００６】この発明は上記の点に鑑みてなされたもの
であり、テストパターンの全てのエラー個所に確実にマ
スクを掛けられるようにすることを目的とする。
であり、テストパターンの全てのエラー個所に確実にマ
スクを掛けられるようにすることを目的とする。
【０００７】
【課題を解決するための手段】この発明は上記の目的を
達成するため、テストパターンを作成するテストパター
ン作成手段と、その手段によって作成したテストパター
ンをシミュレーションするテストパターンシミュレーシ
ョン手段と、その手段によってシミュレーションしたテ
ストパターンを所定のフォーマットのデータに変換する
フォーマット変換手段とを備えたテストパターン作成検
証装置において、シミュレーションした結果と期待値と
を比較する手段と、その手段によって比較した結果を読
み込む手段と、その手段によって読み込んだ結果を基に
してマスクの掛かっていないエラー個所に強制的にマス
クを掛ける強制マスク手段と、その手段によってマスク
を掛けたエラー個所を示す強制マスク情報を保存する強
制マスク情報保存手段とを設け、上記強制マスク情報を
基にしてフォーマット変換手段による変換を行なうよう
にしたものである。
達成するため、テストパターンを作成するテストパター
ン作成手段と、その手段によって作成したテストパター
ンをシミュレーションするテストパターンシミュレーシ
ョン手段と、その手段によってシミュレーションしたテ
ストパターンを所定のフォーマットのデータに変換する
フォーマット変換手段とを備えたテストパターン作成検
証装置において、シミュレーションした結果と期待値と
を比較する手段と、その手段によって比較した結果を読
み込む手段と、その手段によって読み込んだ結果を基に
してマスクの掛かっていないエラー個所に強制的にマス
クを掛ける強制マスク手段と、その手段によってマスク
を掛けたエラー個所を示す強制マスク情報を保存する強
制マスク情報保存手段とを設け、上記強制マスク情報を
基にしてフォーマット変換手段による変換を行なうよう
にしたものである。
【０００８】また、テストパターン作成手段によって作
成したテストパターンの強制マスク情報保存手段に保存
された強制マスク情報によって示されるエラー個所と対
応する個所にマスクを掛ける手段を設けるとよい。
成したテストパターンの強制マスク情報保存手段に保存
された強制マスク情報によって示されるエラー個所と対
応する個所にマスクを掛ける手段を設けるとよい。
【０００９】
【作用】この発明によるテストパターン作成検証装置
は、上記のように構成することによって、テストパター
ンをシミュレーションした結果と期待値との比較結果を
基にしてマスクの掛かっていないエラー個所に強制的に
マスクを掛けるので、検証すべき回路のフォーマットに
変換する際にテストパターンのエラー個所の全てにマス
クを掛けることができる。
は、上記のように構成することによって、テストパター
ンをシミュレーションした結果と期待値との比較結果を
基にしてマスクの掛かっていないエラー個所に強制的に
マスクを掛けるので、検証すべき回路のフォーマットに
変換する際にテストパターンのエラー個所の全てにマス
クを掛けることができる。
【００１０】また、その強制的にマスクを掛けたエラー
個所に対応する作成したテストパターンの個所にもマス
クを掛けることができるので、フォーマット変換前後で
マスクを掛けた個所の不一致を予防できる。
個所に対応する作成したテストパターンの個所にもマス
クを掛けることができるので、フォーマット変換前後で
マスクを掛けた個所の不一致を予防できる。
【００１１】
【実施例】以下、この発明の実施例を図面に基づいて具
体的に説明する。図２はこの発明の一実施例であるテス
トパターン作成検証装置の構成を示すブロック図であ
る。
体的に説明する。図２はこの発明の一実施例であるテス
トパターン作成検証装置の構成を示すブロック図であ
る。
【００１２】このテストパターン作成検証装置は、オペ
レータがテストパターン作成やマスク掛け等の各種作業
を行なうときの操作情報を入力するための各種入力キー
を有する入力装置であるキーボード１と、表示画面に表
示されるマウスカーソルによる位置情報を入力するため
の入力装置であるマウス２を備えている。
レータがテストパターン作成やマスク掛け等の各種作業
を行なうときの操作情報を入力するための各種入力キー
を有する入力装置であるキーボード１と、表示画面に表
示されるマウスカーソルによる位置情報を入力するため
の入力装置であるマウス２を備えている。
【００１３】また、テストパターンやマスクを掛けた個
所の情報等の各種データを読み出し可能に記憶するため
のフロッピディスク装置又はハードディスク装置等の記
憶装置３と、オペレータに対する各種メッセージやテス
トパターン及びそのテストパターンにマスクを掛ける際
の作業画面等を表示するためのＣＲＴ又はＬＣＤ等のデ
ィスプレイである表示装置４も備えている。
所の情報等の各種データを読み出し可能に記憶するため
のフロッピディスク装置又はハードディスク装置等の記
憶装置３と、オペレータに対する各種メッセージやテス
トパターン及びそのテストパターンにマスクを掛ける際
の作業画面等を表示するためのＣＲＴ又はＬＣＤ等のデ
ィスプレイである表示装置４も備えている。
【００１４】さらに、ＣＰＵ，ＲＯＭ，及びＲＡＭ等に
よって構成されるマイクロコンピュータを内蔵し、この
装置全体の制御を行なうと共に、テストパターン作成の
処理、テストパターンをシミュレーションする処理、そ
のシミュレーション結果を検証する処理、その検証結果
からテストパターンのエラー個所に強制的にマスクを掛
ける処理、テストパターンを検証する回路に応じた所定
のフォーマットのデータに変換する処理、及びフォーマ
ット変換前後のテストパターンのマスク個所を一致させ
て反映させる処理等の各種の処理を行なう処理装置５を
備えている。
よって構成されるマイクロコンピュータを内蔵し、この
装置全体の制御を行なうと共に、テストパターン作成の
処理、テストパターンをシミュレーションする処理、そ
のシミュレーション結果を検証する処理、その検証結果
からテストパターンのエラー個所に強制的にマスクを掛
ける処理、テストパターンを検証する回路に応じた所定
のフォーマットのデータに変換する処理、及びフォーマ
ット変換前後のテストパターンのマスク個所を一致させ
て反映させる処理等の各種の処理を行なう処理装置５を
備えている。
【００１５】図１は図２に示した処理装置５のこの発明
に係わる機能を示すブロック図であり、コンペア結果読
込手段６，エラー箇所（個所）強制マスク手段７，強制
マスク情報保存手段８，及び強制マスク情報反映手段９
の各機能からなる。
に係わる機能を示すブロック図であり、コンペア結果読
込手段６，エラー箇所（個所）強制マスク手段７，強制
マスク情報保存手段８，及び強制マスク情報反映手段９
の各機能からなる。
【００１６】コンペア結果読込手段６は、テストパター
ンをシミュレーションした結果と期待値とを比較するコ
ンペアを行なったコンペア結果を読み込む。エラー箇所
強制マスク手段７は、その読み込んだコンペア結果を基
にしてテストパターンのマスクの掛かっていないエラー
個所に強制的にマスクを掛ける。
ンをシミュレーションした結果と期待値とを比較するコ
ンペアを行なったコンペア結果を読み込む。エラー箇所
強制マスク手段７は、その読み込んだコンペア結果を基
にしてテストパターンのマスクの掛かっていないエラー
個所に強制的にマスクを掛ける。
【００１７】強制マスク情報保存手段８は、テストパタ
ーンのマスクを掛けたエラー個所を示す強制マスク情報
を保存する。強制マスク情報反映手段９は、その強制マ
スク情報によって示されるエラー個所に対応する作成し
たテストパターンの個所にマスクを掛け、強制マスク情
報をテストパターンに反映させる。
ーンのマスクを掛けたエラー個所を示す強制マスク情報
を保存する。強制マスク情報反映手段９は、その強制マ
スク情報によって示されるエラー個所に対応する作成し
たテストパターンの個所にマスクを掛け、強制マスク情
報をテストパターンに反映させる。
【００１８】なお、強制マスク情報保存手段８に保存し
た強制マスク情報によって、オペレータは必要に応じて
テストパターンのいずれの信号のどのサイクルに強制マ
スクが掛けられたかを知ることができる。
た強制マスク情報によって、オペレータは必要に応じて
テストパターンのいずれの信号のどのサイクルに強制マ
スクが掛けられたかを知ることができる。
【００１９】次に、図３に示すフローチャートによっ
て、図１に示した各手段によるテストパターンへの強制
マスク掛けと強制マスク情報反映の処理について説明す
る。まず、テストパターンを読み込み、コンペア結果の
エラー情報を読み込む。このエラー情報とはテストパタ
ーンをシミュレーションしたときのエラー個所を示す情
報である。
て、図１に示した各手段によるテストパターンへの強制
マスク掛けと強制マスク情報反映の処理について説明す
る。まず、テストパターンを読み込み、コンペア結果の
エラー情報を読み込む。このエラー情報とはテストパタ
ーンをシミュレーションしたときのエラー個所を示す情
報である。
【００２０】次に、テストパターンのサイクルの終わり
か否かを判断し、終わりでなければ信号の終わりか否か
を判断し、終わりなら次のサイクルへ進んでサイクルの
終わりか否かを判断する処理に戻る。また、終わりでな
ければエラー個所に相当する値にマスクがされている
（掛けられている）か否かを判断する。
か否かを判断し、終わりでなければ信号の終わりか否か
を判断し、終わりなら次のサイクルへ進んでサイクルの
終わりか否かを判断する処理に戻る。また、終わりでな
ければエラー個所に相当する値にマスクがされている
（掛けられている）か否かを判断する。
【００２１】この判断によってマスクが掛けられていれ
ば次の信号へ進んで信号の終わりか否かを判断する処理
に戻る。また、マスクがされて（掛けられて）いなけれ
ば、エラー情報上にその信号のサイクルがあるか否かを
判断し、なければ次の信号へ進むが、有ればその値にマ
スクをする。つまり、マスクの掛けられていないエラー
個所なら強制的にマスクをかける。
ば次の信号へ進んで信号の終わりか否かを判断する処理
に戻る。また、マスクがされて（掛けられて）いなけれ
ば、エラー情報上にその信号のサイクルがあるか否かを
判断し、なければ次の信号へ進むが、有ればその値にマ
スクをする。つまり、マスクの掛けられていないエラー
個所なら強制的にマスクをかける。
【００２２】その後、そのマスクを掛けた信号名とサイ
クルとを強制マスク情報として保存し、次の信号へ進
む。そして、全ての信号とサイクルを調べて、サイクル
が終わったらテストパターンを所定のフォーマットに変
換してファイルを作成し、保存している強制マスク情報
を基にして元のテストパターンに反映してこの処理を終
了する。つまり、フォーマット変換前のテストパターン
のフォーマット変換のときに強制的にマスクをかけたエ
ラー個所に相当する個所にマスクをかけ、この処理を終
了する。
クルとを強制マスク情報として保存し、次の信号へ進
む。そして、全ての信号とサイクルを調べて、サイクル
が終わったらテストパターンを所定のフォーマットに変
換してファイルを作成し、保存している強制マスク情報
を基にして元のテストパターンに反映してこの処理を終
了する。つまり、フォーマット変換前のテストパターン
のフォーマット変換のときに強制的にマスクをかけたエ
ラー個所に相当する個所にマスクをかけ、この処理を終
了する。
【００２３】次に、表示装置４の表示画面の表示例につ
いて説明する。図４はあるテストパターンの波形を表示
した画面の一例を示す図である。この表示画面１０に
は、あるテストパターンのフォーマット変換前の波形が
表示されている。そのエリア１１にはテストパターンの
各信号名「Ａ」「Ｂ」「Ｃ」「Ｄ」「Ｅ」が、エリア１
２には信号名「Ａ」「Ｂ」「Ｃ」「Ｄ」「Ｅ」の各波形
が、エリア１３には各波形のサイクル位置を示す数値が
それぞれ表示されている。
いて説明する。図４はあるテストパターンの波形を表示
した画面の一例を示す図である。この表示画面１０に
は、あるテストパターンのフォーマット変換前の波形が
表示されている。そのエリア１１にはテストパターンの
各信号名「Ａ」「Ｂ」「Ｃ」「Ｄ」「Ｅ」が、エリア１
２には信号名「Ａ」「Ｂ」「Ｃ」「Ｄ」「Ｅ」の各波形
が、エリア１３には各波形のサイクル位置を示す数値が
それぞれ表示されている。
【００２４】このテストパターンはシミュレーションが
終了しており、そのシミュレーション結果と期待値とを
比較したコンペアによってエラー個所を示すエラー情報
を得ている。
終了しており、そのシミュレーション結果と期待値とを
比較したコンペアによってエラー個所を示すエラー情報
を得ている。
【００２５】
【表１】
【００２６】例えば、表１はそのエラー情報の一例を示
しており、シミュレーションの結果エラーが４個所あっ
たとする。そして、オペレータによって信号名「Ｃ」の
７サイクル目のエラー個所にマスク指定が施されてお
り、それが表示画面１０にはエリア１２の矩形領域２０
によって表示されている（この矩形内にはシミュレーシ
ョンの際にこの部分を評価させないために置き換えた期
待値「Ｘ」が表示される）。
しており、シミュレーションの結果エラーが４個所あっ
たとする。そして、オペレータによって信号名「Ｃ」の
７サイクル目のエラー個所にマスク指定が施されてお
り、それが表示画面１０にはエリア１２の矩形領域２０
によって表示されている（この矩形内にはシミュレーシ
ョンの際にこの部分を評価させないために置き換えた期
待値「Ｘ」が表示される）。
【００２７】ここで、テストパターンのフォーマットを
変換する作業を開始すると、表１によって示したエラー
情報とテストパターンのデータを基にしてマスクが掛か
っていないエラー個所、つまり信号名「Ｃ」の４サイク
ル目，信号名「Ｄ」の４サイクル目，及び信号名「Ｅ」
の５サイクル目にそれぞれ強制的にマスクが掛けられ
る。
変換する作業を開始すると、表１によって示したエラー
情報とテストパターンのデータを基にしてマスクが掛か
っていないエラー個所、つまり信号名「Ｃ」の４サイク
ル目，信号名「Ｄ」の４サイクル目，及び信号名「Ｅ」
の５サイクル目にそれぞれ強制的にマスクが掛けられ
る。
【００２８】その強制的にマスクを掛けた信号名とサイ
クルは強制マスク情報として保存され、それはフォーマ
ット変換前の元のテストパターンに対して反映させる際
に利用される。表２は強制マスク情報のフォーマットの
一例を示している。
クルは強制マスク情報として保存され、それはフォーマ
ット変換前の元のテストパターンに対して反映させる際
に利用される。表２は強制マスク情報のフォーマットの
一例を示している。
【００２９】
【表２】
【００３０】図５は、図４に示したテストパターンのエ
ラー個所に強制的にマスクを掛けた後の波形を表示した
画面を示す図である。その表示画面１０には、信号名
「Ｃ」の４サイクル目，信号名「Ｄ」の４サイクル目，
及び信号名「Ｅ」の５サイクル目の各波形部分に、マス
クが掛かっていることを示す矩形領域２１，２２，２３
が表示される（矩形内には期待値「Ｘ」が表示され
る）。このように、エラー個所の全てにマスクを掛けた
後に所定のフォーマットに変換する。
ラー個所に強制的にマスクを掛けた後の波形を表示した
画面を示す図である。その表示画面１０には、信号名
「Ｃ」の４サイクル目，信号名「Ｄ」の４サイクル目，
及び信号名「Ｅ」の５サイクル目の各波形部分に、マス
クが掛かっていることを示す矩形領域２１，２２，２３
が表示される（矩形内には期待値「Ｘ」が表示され
る）。このように、エラー個所の全てにマスクを掛けた
後に所定のフォーマットに変換する。
【００３１】次に、そのテストパターンを所定のフォー
マットに変換した場合のデータの一例を示す。
マットに変換した場合のデータの一例を示す。
【００３２】 " ---< RTED File Name : tp.rd1 >--- " PER: 100; " ---< Timing Definition >--- " " ---< Wave Type Definition >--- " DT0:A,B; " ---< Strobe Point Definition >--- " ST1,50:C,D,E; " ---< Group Definition >--- " " ---< Pulse Pattern Section >--- " VECTOR:A,B,C,D,E; 11HLL 1 01HLL 2 00HLL 3 10XXL 4 11LHX 5 01LHH 6 00XHH 7 10HHH 8 ENDVECT;
【００３３】このデータ中の、信号名「Ｃ」の４サイク
ル目，及び７サイクル目と、信号名「Ｄ」の４サイクル
目と、信号名「Ｅ」の５サイクル目とにそれぞれ対応す
る値が期待値「Ｘ」に置き換えられており（アンダーラ
インを付した「Ｘ」）、マスクが掛けられていることを
示している。このマスクを掛けた部分はＬＳＩテスタに
よるシミュレーションの際に評価されない。
ル目，及び７サイクル目と、信号名「Ｄ」の４サイクル
目と、信号名「Ｅ」の５サイクル目とにそれぞれ対応す
る値が期待値「Ｘ」に置き換えられており（アンダーラ
インを付した「Ｘ」）、マスクが掛けられていることを
示している。このマスクを掛けた部分はＬＳＩテスタに
よるシミュレーションの際に評価されない。
【００３４】このようにして、フォーマット変換の際
に、テストパターンのシミュレーション時のエラー個所
全てに漏れなくマスクを掛けてしまえば、そのテストパ
ターンを使用するＬＳＩメーカ側でのシミュレーション
のエラーをなくせる。また、ＬＳＩメーカに対してテス
トパターンのデータの再提出やデータ訂正の指示等の煩
雑な作業を行なわなくて済む。したがって、ＬＳＩメー
カにおけるシミュレーションの遅延を防止できる。
に、テストパターンのシミュレーション時のエラー個所
全てに漏れなくマスクを掛けてしまえば、そのテストパ
ターンを使用するＬＳＩメーカ側でのシミュレーション
のエラーをなくせる。また、ＬＳＩメーカに対してテス
トパターンのデータの再提出やデータ訂正の指示等の煩
雑な作業を行なわなくて済む。したがって、ＬＳＩメー
カにおけるシミュレーションの遅延を防止できる。
【００３５】さらに、強制マスク情報を元のテストパタ
ーンに反映できるので、テストパターン中のマスク個所
を容易に見出すことができ、フォーマット変換後のテス
トパターンのデータをそのままリリースして良いか否か
を判断することもできる。
ーンに反映できるので、テストパターン中のマスク個所
を容易に見出すことができ、フォーマット変換後のテス
トパターンのデータをそのままリリースして良いか否か
を判断することもできる。
【００３６】
【発明の効果】以上説明してきたように、この発明によ
るテストパターン作成検証装置によれば、テストパター
ンの全てのエラー個所に確実にマスクを掛けられるの
で、そのテストパターンによって設計した回路のシミュ
レーションをスムーズに行なうことができる。
るテストパターン作成検証装置によれば、テストパター
ンの全てのエラー個所に確実にマスクを掛けられるの
で、そのテストパターンによって設計した回路のシミュ
レーションをスムーズに行なうことができる。
【図１】図２に示した処理装置のこの発明に係わる機能
を示すブロック図である。
を示すブロック図である。
【図２】この発明の一実施例であるテストパターン作成
検証装置の構成を示すブロック図である。
検証装置の構成を示すブロック図である。
【図３】図１に示した各機能によるこの発明にかかわる
処理を示すフローチャートである。
処理を示すフローチャートである。
【図４】あるテストパターンのフォーマット変換前の波
形を表示した画面の一例を示す図である。
形を表示した画面の一例を示す図である。
【図５】図４に示したテストパターンのエラー個所に強
制的にマスクを掛けた後の波形を表示した画面を示す図
である。
制的にマスクを掛けた後の波形を表示した画面を示す図
である。
１ キーボード ２ マウス ３ 記憶装置 ４ 表示装置 ５ 処理装置 ６ コンペア結果読込手段 ７ エラー箇所強制マスク手段 ８ 強制マスク情報
保存手段 ９ 強制マスク情報反映手段 １０ 表示画面
保存手段 ９ 強制マスク情報反映手段 １０ 表示画面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 11/26 ３１０ 8323−5Ｂ
Claims (2)
- 【請求項１】 テストパターンを作成するテストパター
ン作成手段と、該手段によって作成したテストパターン
をシミュレーションするテストパターンシミュレーショ
ン手段と、該手段によってシミュレーションしたテスト
パターンを所定のフォーマットのデータに変換するフォ
ーマット変換手段とを備えたテストパターン作成検証装
置において、 前記シミュレーションした結果と期待値とを比較する手
段と、該手段によって比較した結果を読み込む手段と、
該手段によって読み込んだ結果を基にしてマスクの掛か
っていないエラー個所に強制的にマスクを掛ける強制マ
スク手段と、該手段によってマスクを掛けたエラー個所
を示す強制マスク情報を保存する強制マスク情報保存手
段とを設け、前記強制マスク情報を基にして前記フォー
マット変換手段による変換を行なうようにしたことを特
徴とするテストパターン作成検証装置。 - 【請求項２】 請求項１記載のテストパターン作成検証
装置において、 前記テストパターン作成手段によって作成したテストパ
ターンの前記強制マスク情報保存手段に保存された強制
マスク情報によって示されるエラー個所と対応する個所
にマスクを掛ける手段を設けたことを特徴とするテスト
パターン作成検証装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4130277A JPH05324755A (ja) | 1992-05-22 | 1992-05-22 | テストパターン作成検証装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4130277A JPH05324755A (ja) | 1992-05-22 | 1992-05-22 | テストパターン作成検証装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05324755A true JPH05324755A (ja) | 1993-12-07 |
Family
ID=15030463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4130277A Pending JPH05324755A (ja) | 1992-05-22 | 1992-05-22 | テストパターン作成検証装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05324755A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7484166B2 (en) | 2003-12-10 | 2009-01-27 | Panasonic Corporation | Semiconductor integrated circuit verification method and test pattern preparation method |
-
1992
- 1992-05-22 JP JP4130277A patent/JPH05324755A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7484166B2 (en) | 2003-12-10 | 2009-01-27 | Panasonic Corporation | Semiconductor integrated circuit verification method and test pattern preparation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6249891B1 (en) | High speed test pattern evaluation apparatus | |
| JPH05324755A (ja) | テストパターン作成検証装置 | |
| JPH1185828A (ja) | 順序回路機能検証方法および順序回路機能検証システム | |
| JP3028589B2 (ja) | 論理回路検証装置のエラー検出制御方法 | |
| JPH09171056A (ja) | テスト設計方法とその装置、並びにテスト方法とその装置 | |
| JP2894732B2 (ja) | 論理回路シミュレーシヨン装置 | |
| JP3212157B2 (ja) | 論理回路検証装置 | |
| Jiang et al. | Effective error diagnosis for RTL designs in HDLs | |
| JP3657097B2 (ja) | テストプログラム生成システム | |
| JPH06282599A (ja) | 論理検証方法および装置 | |
| JP3144617B2 (ja) | 論理回路の検証方法 | |
| JPH05143666A (ja) | テストパターン作成シミユレーシヨンシステム | |
| JPH03157781A (ja) | 論理回路検証方式 | |
| JPH05120369A (ja) | 回路シミユレータ用ライブラリーの動作検証方法 | |
| JP2990155B1 (ja) | 検証用テストパタン設計装置および検証用テストパタン設計方法 | |
| JPH0715496B2 (ja) | 論理回路検証方法 | |
| JPH07121576A (ja) | 故障シミュレーション装置 | |
| JPH07282093A (ja) | 論理シミュレーション支援システム | |
| JPH0676016A (ja) | 論理シミュレーション方法 | |
| JP2002091798A (ja) | 信号処理ソフトウェア向けデバッグ装置および方法 | |
| JPH07287721A (ja) | 論理シミュレーション支援システム | |
| JPH02294840A (ja) | 論理検証方式 | |
| JPH056406A (ja) | スキヤンパス論理検証方式 | |
| JPH10227842A (ja) | テストパターン生成装置 | |
| JPH06176096A (ja) | 論理シミュレーション再実行方法および装置 |