JPH05143666A - テストパターン作成シミユレーシヨンシステム - Google Patents

テストパターン作成シミユレーシヨンシステム

Info

Publication number
JPH05143666A
JPH05143666A JP3303195A JP30319591A JPH05143666A JP H05143666 A JPH05143666 A JP H05143666A JP 3303195 A JP3303195 A JP 3303195A JP 30319591 A JP30319591 A JP 30319591A JP H05143666 A JPH05143666 A JP H05143666A
Authority
JP
Japan
Prior art keywords
test pattern
simulation
timing
simulation result
simulation system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3303195A
Other languages
English (en)
Inventor
Toshio Yamamoto
敏雄 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP3303195A priority Critical patent/JPH05143666A/ja
Publication of JPH05143666A publication Critical patent/JPH05143666A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【目的】 設計した論理回路を複数種類のタイミングの
異なるテストパターンによって容易にシミュレーション
できるようにする。 【構成】 論理回路をシミュレーションするためのテス
トパターンのサイクル幅と各信号に対するタイミングを
定義してテストパターンを入力し、テストパターンタイ
ミング振れ幅設定手段14によって定義されたタイミン
グに対して振れ幅を設定する。そして、その設定したタ
イミングの振れ幅によって入力されたテストパターンの
波形を展開して表示し、そのテストパターンをテストパ
ターンシミュレータフォーマット変換手段15によって
シミュレーション実行手段13においてシミュレーショ
ン可能なフォーマットに変換する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、カスタムLSI,A
SIC,プリント基盤等の論理回路を検証するためのテ
ストパターンをCAD等によって作成し、そのテストパ
ターンによって論理回路をシミュレーションするテスト
パターン作成シミュレーションシステムに関する。
【0002】
【従来の技術】上記のようなテストパターン作成シミュ
レーションシステムは、設計した論理回路をシミュレー
ションするためのテストパターンを作成して、そのテス
トパターンによるシミュレーションを行なうシステムで
ある。そのテストパターンは、テストパターン作成シミ
ュレーションシステムのシミュレータが読み込めるフォ
ーマットによって作成する必要がある。
【0003】したがって、各テストパターン作成シミュ
レーションシステムには、テストパターンを作成するた
めに、テストパターン言語によって記述する方式や所定
のフォーマットによって時間と変化の推移を記述する方
式等のいくつかの方式を用意しているものが多い。
【0004】また、近年はテストパターンを簡単に作成
できるように、各種のテストパターン入力(作成)ツー
ルが提案されているが、その中でもキーボードやマウス
等の入力装置を用いて波形をエディットしてテストパタ
ーンを作成するウェーブエディタが多用されており、大
分容易にテストパターンを作成できるようになってきて
いる。
【0005】そこで、最近盛んに製造されるようになっ
たASICをCADインタフェースによって設計する
際、そのASICをシミュレーションする必要性から、
サイクル概念を持つサイクリックなテストパターンを、
なるべく実機の最悪条件のタイミングで作成してシミュ
レーションすることが多い。そのため、設計時点でのフ
リーフォーマットによるテストパターンの作成はあまり
行なわれなくなっている。
【0006】ところが、ASIC製造の際の制限を考慮
すると、このサイクリックなテストパターンの各信号に
おけるタイミングは固定となってしまうため、ASIC
開発をメインにしたテストパターン作成ツールでは、作
成した各テストパターンはタイミングが固定したものと
なる。
【0007】そのため、従来は設計した論理回路を何種
類かのタイミングでテスト(シミュレーション)するた
めの複数種類のテストパターンを作成する場合、それら
のテストパターンのタイミングをその都度修正するか、
複数種類のテストパターンを1本づつ作成するようにし
ていた。
【0008】
【発明が解決しようとする課題】しかしながら、上述の
ようにタイミングの異なる複数種類のテストパターンを
作成するために、タイミングをその都度修正したり、タ
イミングの異なるテストパターンを何本も作成しなけれ
ばならないのでは、テストパターン作成の作業が煩雑に
なって大変能率が悪いという問題があった。
【0009】そこで、フリーフォーマットによるテスト
パターン作成を行なうようにすることも考えられるが、
この場合はASICテスト用のサイクリックなテストパ
ターンに直す作業が大変になってしまう。
【0010】また、フリーフォーマットのテストパター
ンをサイクリックなテストパターンに変換するソフトウ
ェアが提案されているが、その変換時にチェックした
り、各種の指示事項があったり、変換後にテストパター
ンの確認作業が必要であったりして大変煩雑な作業を要
することに変わりがない。さらに、設計者が設定したテ
ストパターンのタイミング以外に最悪条件がないか否か
を確認するためにも、煩雑な作業を繰り返さなければな
らないので大変不便であった。
【0011】この発明は上記の点に鑑みてなされたもの
であり、設計した論理回路を複数種類のタイミングの異
なるテストパターンによって容易にシミュレーションで
きるようにすることと、作成したテストパターンによる
シミュレーション結果の検証が容易に且つ高精度に行な
えるようにすることを目的とする。
【0012】
【課題を解決するための手段】この発明によるテストパ
ターン作成シミュレーションシステムは、上記の目的を
達成するため、論理回路をシミュレーションするための
テストパターンのサイクル幅と各信号に対するタイミン
グを定義するテストパターンタイミング定義手段と、テ
ストパターンを入力するテストパターン入力手段と、そ
の手段によってテストパターンタイミング定義手段によ
って定義されたサイクル幅とタイミングで入力されたテ
ストパターンの波形を表示するテストパターン波形表示
手段と、テストパターンによってシミュレーションを実
行するシミュレーション実行手段とを備えている。
【0013】そして、テストパターンタイミング定義手
段によって定義されたタイミングに対してそのタイミン
グの振れ幅を設定するテストパターンタイミング振れ幅
設定手段を設け、その手段によって設定したタイミング
の振れ幅によって入力されたテストパターンの波形を展
開してテストパターン波形表示手段に表示できるように
したものである。
【0014】また、テストパターンタイミング振れ幅設
定手段によって設定した振れ幅によるテストパターンを
シミュレーション実行手段に応じたフォーマットに変換
するテストパターンシミュレータフォーマット変換手段
を設けるとよい。
【0015】さらに、テストパターンシミュレータフォ
ーマット変換手段によって変換されたフォーマットのテ
ストパターンのタイミングの振れによる誤動作をチェッ
クするため、タイミングの振れ幅を指定してテストパタ
ーンシミュレータフォーマット変換手段による変換を実
行させ、それによって変換されたテストパターンを用い
てシミュレーション実行手段にシミュレーションを行な
わせるタイミングマージンチェックシミュレーション制
御手段と、シミュレーション実行手段によって得られる
シミュレーション結果を保持するシミュレーション結果
保持手段と、その手段に保持したシミュレーション結果
がタイミングの振れによって誤動作を起しているか否か
を評価するシミュレーション結果評価手段を設けるとよ
い。
【0016】さらにまた、タイミングマージンチェック
シミュレーション制御手段に、シミュレーション実行手
段に対してシミュレーションを行なわせる際の各種条件
を設定するタイミングマージンチェックシミュレーショ
ン条件設定手段を設けたり、シミュレーション結果評価
手段に、シミュレーション結果がタイミングの振れによ
って誤動作を起しているか否かを評価する際の各種条件
を設定するシミュレーション結果評価条件設定手段を設
けるとよい。
【0017】
【作用】この発明によるテストパターン作成シミュレー
ションシステムは、テストパターンタイミング定義手段
によって論理回路をシミュレーションするためのテスト
パターンのサイクル幅と各信号に対するタイミングを定
義し、テストパターン入力手段によってテストパターン
を入力すると、テストパターン波形表示手段にその定義
されたサイクル幅とタイミングで入力されたテストパタ
ーンの波形を表示し、そのテストパターンによってシミ
ュレーション実行手段がシミュレーションを実行する。
【0018】そして、テストパターンタイミング振れ幅
設定手段によって、定義されたタイミングに対してその
タイミングの振れ幅を設定し、その設定したタイミング
の振れ幅によって入力されたテストパターンの波形を展
開してテストパターン波形表示手段に表示可能である。
【0019】したがって、タイミングが固定しているテ
ストパターンに対してそのタイミングの振れ幅を設定す
ることにより、あたかもフリーフォーマットのようなタ
イミングの自由度を与えることができるようになり、タ
イミングが異なる複数種類のテストパターンを容易に作
成することが可能になる。また、そのテストパターンの
波形を表示することによって容易に確認することができ
る。
【0020】また、テストパターンシミュレータフォー
マット変換手段によって、テストパターンタイミング振
れ幅設定手段によって設定した振れ幅によるテストパタ
ーンをシミュレーション実行手段に応じたフォーマット
に変換するようにすれば、タイミングが異なる複数種類
のテストパターンによって容易にシミュレーションを行
なえる。
【0021】さらに、テストパターンシミュレータフォ
ーマット変換手段によって変換されたフォーマットのテ
ストパターンのタイミングの振れによる誤動作をチェッ
クするため、タイミングマージンチェックシミュレーシ
ョン制御手段によって、タイミングの振れ幅を指定して
テストパターンシミュレータフォーマット変換手段によ
る変換を実行させ、それによって変換されたテストパタ
ーンを用いてシミュレーション実行手段にシミュレーシ
ョンを行なわせる。
【0022】そして、シミュレーション結果保持手段に
シミュレーション実行手段によって得られるシミュレー
ション結果を保持し、シミュレーション結果評価手段に
よってそのシミュレーション結果がタイミングの振れに
よって誤動作を起しているか否かを評価するようにすれ
ば、煩雑な作業をしなくても容易にシミュレーション結
果が誤動作しているか否かの評価が行なえる。
【0023】さらにまた、タイミングマージンチェック
シミュレーション条件設定手段によって、タイミングマ
ージンチェックシミュレーション制御手段にシミュレー
ション実行手段に対してシミュレーションを行なわせる
際の各種条件を設定するようにすれば、煩雑な作業をし
なくても容易にシミュレーション結果に対する多様な評
価が行なえる。
【0024】そしてまた、シミュレーション結果評価条
件設定手段によって、シミュレーション結果評価手段に
シミュレーション結果がタイミングの振れによって誤動
作を起しているか否かを評価する際の各種条件を設定す
るようにすれば、シミュレーション結果に対して多様な
評価を行なえ、容易に高精度なシミュレーションが実行
できるようになる。
【0025】
【実施例】以下、この発明の実施例を図面に基づいて具
体的に説明する。図2は、この発明によるテストパター
ン作成シミュレーションシステムのハード構成を示すブ
ロック図である。このテストパターン作成シミュレーシ
ョンシステムは、入力装置として各種入力キーを有する
キーボード1と位置データを入力するためのマウス2と
を備えている。
【0026】また、各種データを記憶するためのフロッ
ピディスク装置やハードディスク装置等の記憶装置3
と、CRTやLCD等のディスプレイを有する表示装置
4も備え、CPU,ROM,及びRAM等からなるマイ
クロプロセッサを内蔵するデータ処理装置5によってこ
のシステム全体の制御処理等を行なう。
【0027】図1は、このテストパターン作成シミュレ
ーションシステムの機能を示すブロック図である。この
テストパターン作成シミュレーションシステムは、テス
トパターンタイミング定義手段10,テストパターン入
力手段11,テストパターン波形表示手段12,シミュ
レーション実行手段13の機能を備えている。
【0028】また、テストパターンタイミングシミュレ
ーション振れ幅設定手段14,テストパターンシミュレ
ータフォーマット変換手段15,タイミングマージンチ
ェックシミュレーション制御手段16,シミュレーショ
ン結果保持手段17,シミュレーション結果評価手段1
8,タイミングマージンチェックシミュレーション条件
設定手段19,及びシミュレーション結果評価条件設定
手段20の各機能も備えている。
【0029】テストパターンタイミング定義手段10
は、図2に示したキーボード1又はマウス2を使用し
て、論理回路をシミュレーションするためのサイクリッ
クなテストパターンのサイクル幅と各信号に対するタイ
ミングを入力して定義する。テストパターン入力手段1
1は、同じく図2に示したキーボード1又はマウス2を
使用してサイクリックなテストパターンの波形を入力す
る。
【0030】テストパターン波形表示手段12は、図2
に示した表示装置4に相当し、定義されたサイクル幅と
タイミングで入力されたテストパターンの波形を表示す
る。また、テストパターンタイミングシミュレーション
振れ幅設定手段14によって設定したタイミングの振れ
幅によって入力されたテストパターンの波形も展開して
表示する。さらに、シミュレーション結果保持手段17
に保持されるシミュレーション結果やシミュレーション
結果評価手段18によって評価された結果等の表示も行
なう。
【0031】シミュレーション実行手段13は、論理回
路をテストパターンによってシミュレーションする。テ
ストパターンタイミングシミュレーション振れ幅設定手
段14は、定義されたタイミングに対してそのタイミン
グの振れ幅を設定する。
【0032】テストパターンシミュレータフォーマット
変換手段15は、テストパターンタイミング定義手段1
0によって定義したタイミング、あるいは設定した振れ
幅を付加したタイミングの最小値又は最大値によってテ
ストパターンをシミュレーション実行手段13に応じた
フォーマットに変換する
【0033】タイミングマージンチェックシミュレーシ
ョン制御手段16は、その設定した振れ幅を付加したタ
イミングの最小値又は最大値によってフォーマット変換
したテストパターンのタイミングの振れによる誤動作を
チェックするために、テストパターンシミュレータフォ
ーマット変換手段15に対してタイミングの振れ幅を指
定してフォーマットの変換を実行させる。
【0034】また、その変換されたテストパターンを用
いてシミュレーション実行手段13にシミュレーション
を行なわせる。さらに、タイミングマージンチェックシ
ミュレーション条件設定手段19によって設定される各
種条件によるシミュレーションの制御も行なう。シミュ
レーション結果保持手段17は、図2の記憶装置3に相
当し、シミュレーション実行手段13によって得られる
シミュレーション結果等を保持する。
【0035】シミュレーション結果評価手段18は、タ
イミングの振れ幅を最小値にしたテストパターンによる
シミュレーション結果が各サイクルにおける所定の期待
値と同じになるか否か、又はタイミング振れ幅を最大値
にしたテストパターンによるシミュレーション結果が各
サイクルにおける所定の期待値と同じになるか否かによ
って、シミュレーション結果がタイミングの振れによっ
て誤動作を起しているか否かを評価するタイミングマー
ジンチェックを行なう。また、シミュレーション結果評
価条件設定手段20によって設定される各種条件による
評価も行なう。
【0036】タイミングマージンチェックシミュレーシ
ョン条件設定手段19は、タイミングマージンチェック
シミュレーション制御手段16に対して、タイミングの
振れ幅を最小値と最大値にしたテストパターンによって
各1回のみチェックするか、その最小値又は最大値のい
ずれかの期待値チェック等によってエラーが発生したと
きにそのエラーが起きない限界値を探し、それによって
繰り返し振れ幅を半分に変更してシミュレーションする
か、又それを何回繰り返すか、あるいはどこまで細かく
なるまで行なうか、さらに、振らせるタイミングを全部
変化させるか、あるいは1信号づつ別々に評価するか等
のシミュレーションの際の各種条件を設定する。
【0037】シミュレーション結果評価条件設定手段2
0は、シミュレーション結果評価手段18に対して、あ
る信号と別の信号との間の変化時間の差が最小値と最大
値の範囲を越えるか否かによる信号間の時間差チェッ
ク、又はある信号の正常な出力の0レベルが何nsである
か等の信号の出力の最小幅と最大幅のチェック等の、シ
ミュレーション結果がタイミングの振れによって誤動作
を起しているか否かを評価する際の各種条件を設定す
る。
【0038】次に、図3乃至図8に示すフローチャート
によってこのテストパターン作成シミュレーションシス
テムにおける処理及び操作手順について説明する。な
お、この実施例では各種の処理をコマンドによって選択
するようにしており、各コマンドの入力を待つコマンド
ループ中でそれぞれのコマンドに対応する処理が行なえ
る。
【0039】最初にコマンドが入力されると、図3に示
すように、そのコマンドが処理終了を指示するEND
(エンドコマンド)か否かを判断し、エンドコマンドな
ら処理を終了する。また、エンドコマンドでなければ、
タイミング定義の作業を選択するコマンドか否かをチェ
ックし、YESならタイミング定義処理を行なって最初
の処理に戻り、NOならさらにテストパターンの波形入
力の作業を選択するコマンドか否かを判断する。
【0040】ここで、波形入力なら波形入力処理を行な
って最初の処理に戻るが、波形入力でなければ図4に示
す処理に進んで、タイミングの振れ幅を設定する作業を
選択するコマンドか否かを判断する。タイミングの振れ
幅設定なら、そのタイミングの振れ幅設定の処理を行な
って、その設定されたタイミングの振れ幅によって入力
されたテストパターンの波形を展開して表示し、図3に
示した最初の処理に戻る。
【0041】また、タイミングの振れ幅設定でなけれ
ば、シミュレーションを実行する際の環境及び各種条件
の設定の作業のコマンドか否かを判断し、YESならシ
ミュレーションの際にどこのどの種類のシミュレータ
(シミュレーション実行手段)を用いてシミュレーショ
ンするか、どの論理回路に対してシミュレーションを行
なうか、どのテストパターンを使用するか等のシミュレ
ーション環境を設定する。
【0042】そして、シミュレーションの際に使用する
ゲート遅延を最小,標準,最大のいずれを用いるかと、
タイミングの振れ幅を使用したシミュレーションで誤動
作(エラー)が起きた場合に、どこのタイミングでエラ
ーが起きなくなるかを示す限界点を探すか否かと、その
限界点を探すときの繰り返す回数は何回にするかと、ど
こまで細かく限界点を探すかと、振らせるタイミングを
全部同じに変化させるかと、または振らせるタイミング
を1信号づつ別々に変化させるかと、そのタイミングを
振らせる時に振らせる信号はいずれであるかと等の各種
のシミュレーション条件を設定して、図3に示した最初
の処理に戻る。
【0043】一方、シミュレーション環境の設定でなけ
れば、シミュレーション結果評価条件設定の作業を選択
するコマンドか否かを判断する。
【0044】それがYESなら、シミュレーション結果
を評価する際の条件として、シミュレーション結果の各
サイクルが所定の期待値と合っているか否かのチェック
と、ある信号と別の信号との間の変化時間の差が最小値
と最大値の規定範囲を越えるか否かによる信号間の時間
差チェックと、または、ある信号の正常な出力の0レベ
ルが何nsであるか等の信号の出力の最小幅と最大幅によ
って指定した信号の出力のパルス幅が規格に合っている
か否かのチェックとのいずれのチェック項目を用いるか
を設定するシミュレーション結果評価条件設定処理を行
ない、図3に示した最初の処理に戻る。
【0045】また、シミュレーション結果評価条件設定
でなければ、テストパターンフォーマット変換の作業を
選択するコマンドか否かを判断する。それがYESな
ら、図5に示す最初の処理に移行して、設定されている
シミュレーション環境の条件を読み出す。
【0046】その後、シミュレーションするテストパタ
ーン中にタイミングの振れ幅を設定した信号が有るか否
かを判断し、有ればその振れ幅を使用したテストパター
ンのフォーマットを変換するか否かを判断し、YESな
らその振れ幅を変換の際の条件としてセットする。そし
て、その指定の条件(セットした条件)によってテスト
パターンのフォーマットをシミュレーション用に変換
し、図3に示した最初の処理に戻る。
【0047】また、シミュレーションするテストパター
ン中にタイミングの振れ幅を設定した信号がない場合
と、シミュレーションするテストパターン中にタイミン
グの振れ幅を設定した信号が有ってもその振れ幅を使用
したテストパターンのフォーマットを変換しない場合
は、そのままテストパターンをシミュレーション用のフ
ォーマットに変換して、図3に示した最初の処理に戻
る。
【0048】一方、図4に示したように、テストパター
ンフォーマット変換の作業を選択するコマンドか否かを
判断して、それがNOならシミュレーション実行の作業
を選択するコマンドか否かを判断する。その判断がNO
なら、その他の作業に該当するコマンド処理を実行して
図3に示した処理に戻る。
【0049】YES(シミュレーション実行の作業を選
択するコマンド)なら、図6に示す処理に移行し、シミ
ュレーションを実行するときのシミュレーション環境と
して設定されている内容(条件)のデータを読み出し、
シミュレーションを実行するシミュレータを起動させて
そのシミュレータに対してシミュレーション環境を設定
する。その後、シミュレーションを実行するときの各種
条件として設定されているシミュレーション条件の項目
のデータを読み出し、それをシミュレータへセットす
る。
【0050】そして、セットしたシミュレーション条件
がタイミングマージンチェックのシミュレーションであ
るか否かを判断し、NOならそのままシミュレーション
を実行してそのシミュレーション結果の波形を表示し、
図3に示した最初の処理に戻る。また、YESなら設定
されているシミュレーション結果評価条件のデータを読
み出し、そのシミュレーション結果評価条件と1回目に
行なうシミュレーション条件と繰り返し回数の条件との
それぞれのデータをセットして、図7に示す処理に進
む。
【0051】次に、繰り返し条件が継続中か終了かを判
断し、NO(終了)ならどの段階のシミュレーションで
誤動作がどのように出ている(起きている)かを示すレ
ポートを出力(表示)し、図3に示した最初の処理に戻
る。また、YES(繰り返し継続中)なら、シミュレー
ション条件に合わせてテストパターンをシミュレーショ
ン用フォーマットに変換し、シミュレーションを実行
し、そのシミュレーション結果をシミュレーション評価
条件に基づき評価して、図8に示す処理に進む。
【0052】その評価によって誤動作がなかったか否か
を判断し、NOなら(なければ)どの段階のシミュレー
ションで評価がOKになったかを知らせるレポートを出
力(表示)し、次に行なうシミュレーション条件がある
か否かを判断する。そこで、NOならば、つまり次に行
なうシミュレーション条件がなければ図3に示した最初
の処理に戻り、YESならば次のシミュレーション条件
の1回目に行なうシミュレーション条件とシミュレーシ
ョン結果評価条件と繰り返し条件を設定して図7に示し
た最初の処理に戻る。
【0053】そして、図8の最初の処理でNOと判断し
たら、つまりシミュレーション結果の評価によって誤動
作があった場合は、誤動作があったシミュレーション条
件にしたがって振れ幅を半分にセット(設定)し、図7
に示した最初の処理に戻る。
【0054】このようにして、シミュレーションを実行
するシミュレータを考慮したサイクリックなテストパタ
ーンを作成する際に、タイミングがサイクル毎に固定し
ているものに対してタイミングの振れ幅を設定できるの
で、フリーフォーマットによって作成したときのように
タイミングに自由度を与えることが可能になる。また、
それを波形として表示するので容易に確認することがで
きる。
【0055】さらに、テストパターンをシミュレータに
応じたフォーマットに変換するときに、タイミングの振
れ幅を付加したテストパターンの変換も行なえるので、
タイミングを振らせたシミュレーションを行なう場合の
テストパターンを煩雑な操作をせずに容易に作成でき
る。
【0056】また、タイミングの振れ幅を付加したテス
トパターンによってシミュレーションしたシミュレーシ
ョン結果に、誤動作があったか否かを自動的にチェック
することができるので、煩雑な操作をしないでもタイミ
ングを振らせたシミュレーションやそのシミュレーショ
ン結果の評価が容易に行なえる。
【0057】さらにまた、タイミングの振れ幅を付加し
たテストパターンによってシミュレーションしたシミュ
レーション結果を評価して、それに誤動作があったとき
は、煩雑な操作をしなくても誤動作が起きないような限
界点を自動的に探すようにすることができる。
【0058】そしてまた、シミュレーション結果を評価
するときに、サイクル毎に期待値とチェックする項目だ
けでなく、信号間の変化時間差のチェックや信号の出力
のパルス幅のチェック等の各種の項目も自動的に行なわ
せることができるので、容易に高精度な検証ができる。
【0059】
【発明の効果】以上説明してきたように、この発明によ
るテストパターン作成シミュレーションシステムによれ
ば、設計した論理回路を複数種類のタイミングの異なる
テストパターンによって容易にシミュレーションでき
る。また、作成したテストパターンによるシミュレーシ
ョン結果の検証が容易に且つ高精度に行なえる。
【図面の簡単な説明】
【図1】図2に示すテストパターン作成シミュレーショ
ンシステムの機能ブロック図である。
【図2】この発明によるテストパターン作成シミュレー
ションシステムのハード構成を示すブロック図である。
【図3】図2に示すテストパターン作成シミュレーショ
ンシステムの処理及び操作手順を示すフローチャートで
ある。
【図4】その続きを示すフローチャートである。
【図5】同じくその続きを示すフローチャートである。
【図6】またその続きを示すフローチャートである。
【図7】さらにその続きを示すフローチャートである。
【図8】さらにまたその続きを示すフローチャートであ
る。
【符号の説明】
1 キーボード 2 マウス 3 記憶装置 4 表示装置 5 データ処理装置 10 テストパター
ンタイミング定義手段 11 テストパターン入力手段 12 テストパター
ン波形表示手段 13 シミュレーション実行手段 14 テストパターンタイミングシミュレーション振れ
幅設定手段 15 テストパターンシミュレータフォーマット変換手
段 16 タイミングマージンチェックシミュレーション制
御手段 17 シミュレーション結果保持手段 18 シミュレーション結果評価手段 19 タイミングマージンチェックシミュレーション条
件設定手段 20 シミュレーション結果評価条件設定手段
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 G06F 11/24 9290−5B 11/26 310 9072−5B

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 論理回路をシミュレーションするための
    テストパターンのサイクル幅と各信号に対するタイミン
    グを定義するテストパターンタイミング定義手段と、テ
    ストパターンを入力するテストパターン入力手段と、該
    手段によって前記テストパターンタイミング定義手段に
    よって定義されたサイクル幅とタイミングで入力された
    テストパターンの波形を表示するテストパターン波形表
    示手段と、前記テストパターンによってシミュレーショ
    ンを実行するシミュレーション実行手段とを備えたテス
    トパターン作成シミュレーションシステムにおいて、 前記テストパターンタイミング定義手段によって定義さ
    れたタイミングに対してそのタイミングの振れ幅を設定
    するテストパターンタイミング振れ幅設定手段を設け、
    該手段によって設定したタイミングの振れ幅によって前
    記入力されたテストパターンの波形を展開して前記テス
    トパターン波形表示手段に表示できるようにしたことを
    特徴とするテストパターン作成シミュレーションシステ
    ム。
  2. 【請求項2】 請求項1記載のテストパターン作成シミ
    ュレーションシステムにおいて、 前記テストパターンタイミング振れ幅設定手段によって
    設定した振れ幅によるテストパターンを前記シミュレー
    ション実行手段に応じたフォーマットに変換するテスト
    パターンシミュレータフォーマット変換手段を設けたこ
    とを特徴とするテストパターン作成シミュレーションシ
    ステム。
  3. 【請求項3】 請求項2記載のテストパターン作成シミ
    ュレーションシステムにおいて、 前記テストパターンシミュレータフォーマット変換手段
    によって変換されたフォーマットのテストパターンのタ
    イミングの振れによる誤動作をチェックするため、タイ
    ミングの振れ幅を指定して前記テストパターンシミュレ
    ータフォーマット変換手段による変換を実行させ、それ
    によって変換されたテストパターンを用いてシミュレー
    ション実行手段にシミュレーションを行なわせるタイミ
    ングマージンチェックシミュレーション制御手段と、前
    記シミュレーション実行手段によって得られるシミュレ
    ーション結果を保持するシミュレーション結果保持手段
    と、該手段に保持したシミュレーション結果がタイミン
    グの振れによって誤動作を起しているか否かを評価する
    シミュレーション結果評価手段を設けたことを特徴とす
    るテストパターン作成シミュレーションシステム。
  4. 【請求項4】 請求項3記載のテストパターン作成シミ
    ュレーションシステムにおいて、 前記タイミングマージンチェックシミュレーション制御
    手段に、前記シミュレーション実行手段に対してシミュ
    レーションを行なわせる際の各種条件を設定するタイミ
    ングマージンチェックシミュレーション条件設定手段を
    設けたことを特徴とするテストパターン作成シミュレー
    ションシステム。
  5. 【請求項5】 請求項3又は4記載のテストパターン作
    成シミュレーションシステムにおいて、 前記シミュレーション結果評価手段に、シミュレーショ
    ン結果がタイミングの振れによって誤動作を起している
    か否かを評価する際の各種条件を設定するシミュレーシ
    ョン結果評価条件設定手段を設けたことを特徴とするテ
    ストパターン作成シミュレーションシステム。
JP3303195A 1991-11-19 1991-11-19 テストパターン作成シミユレーシヨンシステム Pending JPH05143666A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3303195A JPH05143666A (ja) 1991-11-19 1991-11-19 テストパターン作成シミユレーシヨンシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3303195A JPH05143666A (ja) 1991-11-19 1991-11-19 テストパターン作成シミユレーシヨンシステム

Publications (1)

Publication Number Publication Date
JPH05143666A true JPH05143666A (ja) 1993-06-11

Family

ID=17918026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3303195A Pending JPH05143666A (ja) 1991-11-19 1991-11-19 テストパターン作成シミユレーシヨンシステム

Country Status (1)

Country Link
JP (1) JPH05143666A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07167925A (ja) * 1993-12-15 1995-07-04 Nec Corp タイミング検証方法及び検証装置
JP2008210275A (ja) * 2007-02-27 2008-09-11 Mitsubishi Electric Corp 試験仕様生成装置及び試験システム及び試験仕様生成方法及びプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07167925A (ja) * 1993-12-15 1995-07-04 Nec Corp タイミング検証方法及び検証装置
JP2008210275A (ja) * 2007-02-27 2008-09-11 Mitsubishi Electric Corp 試験仕様生成装置及び試験システム及び試験仕様生成方法及びプログラム

Similar Documents

Publication Publication Date Title
US6061283A (en) Semiconductor integrated circuit evaluation system
US6083269A (en) Digital integrated circuit design system and methodology with hardware
US20040098689A1 (en) Rapid chip management system
US6487704B1 (en) System and method for identifying finite state machines and verifying circuit designs
US6370675B1 (en) Semiconductor integrated circuit design and evaluation system using cycle base timing
US7079997B1 (en) IC behavior analysis system
US6567971B1 (en) Circuit synthesis method using technology parameters extracting circuit
US5774382A (en) Method for generating a table model of a device
US6249891B1 (en) High speed test pattern evaluation apparatus
US6745376B2 (en) Several improvements for timing diagrams
US8392776B2 (en) Delay fault diagnosis program
JPH05143666A (ja) テストパターン作成シミユレーシヨンシステム
US7047173B1 (en) Analog signal verification using digital signatures
JPH08221456A (ja) タイミング検証方法及びタイミング検証システム
JP2006039614A (ja) タイミング制約情報の作成方法及び作成システム
JP3028589B2 (ja) 論理回路検証装置のエラー検出制御方法
JP2891004B2 (ja) 論理icのタイミングチェック方式
JP4484048B2 (ja) ハードウェア/ソフトウェア協調検証システム
JP4781994B2 (ja) 信号波形解析装置
JP2001235522A (ja) テストベクタ作成装置
JP4183035B2 (ja) 設計支援装置、およびソースコードカバレッジ方法、並びにそのプログラム
JPH11213021A (ja) シミュレーションモデル生成方法及び装置
JPS6398042A (ja) シミユレ−シヨン方法
JP2972499B2 (ja) 論理回路遅延シミュレータ装置
JPH05324755A (ja) テストパターン作成検証装置

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050908

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20090922

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20100922

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20110922

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20130922