JP2563584B2 - 論理回路の機能検証方法 - Google Patents
論理回路の機能検証方法Info
- Publication number
- JP2563584B2 JP2563584B2 JP1153379A JP15337989A JP2563584B2 JP 2563584 B2 JP2563584 B2 JP 2563584B2 JP 1153379 A JP1153379 A JP 1153379A JP 15337989 A JP15337989 A JP 15337989A JP 2563584 B2 JP2563584 B2 JP 2563584B2
- Authority
- JP
- Japan
- Prior art keywords
- verification
- execution state
- state
- verified
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、シミュレーターを用いた論理回路の機能検
証方法に関し、特に、機能検証において入力検証パタン
が機能検証すべき検証項目の全てを検証したか否かを容
易に判定でき、かつまた機能検証すべき検証項目の中で
検証していない検証項目がある場合未検証の内容を容易
に把握できるような論理回路の機能検証方法である。
証方法に関し、特に、機能検証において入力検証パタン
が機能検証すべき検証項目の全てを検証したか否かを容
易に判定でき、かつまた機能検証すべき検証項目の中で
検証していない検証項目がある場合未検証の内容を容易
に把握できるような論理回路の機能検証方法である。
従来の技術 近年、論理回路の機能検証方法は論理回路の機能を、
論理素子あるいは機能素子の接続関係を図的に表現する
図的言語、あるいは、ハードウェア記述言語と言われる
高級言語によって記述し、検証パタンを上記記述に入力
することによって、シミュレーションを実行するという
方法で行なわれており、シミュレーションの出力値と期
待値とが一致したか否かによって機能検証結果の合否を
判定するという方法で行なわれている。
論理素子あるいは機能素子の接続関係を図的に表現する
図的言語、あるいは、ハードウェア記述言語と言われる
高級言語によって記述し、検証パタンを上記記述に入力
することによって、シミュレーションを実行するという
方法で行なわれており、シミュレーションの出力値と期
待値とが一致したか否かによって機能検証結果の合否を
判定するという方法で行なわれている。
発明が解決しようとする課題 しかしながら、上記のような方法では、入力検証パタ
ンが論理回路の機能の検証すべき内容の全てを検証して
いるか否かは容易には判断がつかず、検証すべき内容の
中で検証していない内容がある場合でも入出力関係が期
待どうりになっていれば論理回路の全てが正しく機能設
計されていると言うような誤解が生じると言う課題を有
している。
ンが論理回路の機能の検証すべき内容の全てを検証して
いるか否かは容易には判断がつかず、検証すべき内容の
中で検証していない内容がある場合でも入出力関係が期
待どうりになっていれば論理回路の全てが正しく機能設
計されていると言うような誤解が生じると言う課題を有
している。
本発明は、上記課題に鑑み、論理回路中の任意の機能
単位に対して検証するべき状態をあらかじめ登録してお
き、シミュレーション中に上記検証するべき状態が発生
したか否かを検査し、シミュレーション終了後に、検証
するべき状態の中で、未検証の状態を表示することによ
って、シミュレーションに用いた検証パタンが検証する
べき状態の全てを検証したか否かを容易に判定でき、し
かも未検証の箇所と未検証の状態を容易に把握できる論
理回路の機能検証方法を提供するものである。
単位に対して検証するべき状態をあらかじめ登録してお
き、シミュレーション中に上記検証するべき状態が発生
したか否かを検査し、シミュレーション終了後に、検証
するべき状態の中で、未検証の状態を表示することによ
って、シミュレーションに用いた検証パタンが検証する
べき状態の全てを検証したか否かを容易に判定でき、し
かも未検証の箇所と未検証の状態を容易に把握できる論
理回路の機能検証方法を提供するものである。
課題を解決するための手段 上記課題を解決するために本発明の論理回路の機能検
証方法は、論理回路の機能を記述し登録する機能記述登
録手段と、上記記述中の任意の機能単位に対して、検証
するべき状態を検証項目として登録する検証項目登録手
段と、シミュレーション実行時に、上記登録された検証
するべき状態が発生した場合、該状態ごとに設定される
検証実行状態フラグをオンにセットする検証実行状態検
査手段と、上記検証実行状態フラグの状態を記憶する検
証実行状態記憶手段と、シミュレーション終了後に、上
記検証実行状態記憶手段の検証実行状態フラグがオフで
ある検証項目を表示する未検証項目表示手段とを備え、
まず、機能記述登録手段に論理回路の機能の記述を登録
し、検証項目登録手段に上記記述中の任意の機能単位に
対して、検証するべき状態を検証項目として登録した後
シミュレーションを実行し、シミュレーション実行時
に、検証実行状態検査手段は、上記登録された検証する
べき状態が発生したか否かを検査し、上記登録された検
証するべき状態が発生した場合に、該状態ごとに設定さ
れる検証実行状態フラグをオンにセットし、検証実行状
態記憶手段は上記検証実行状態フラグの状態を記憶し、
シミュレーション終了後に、未検証項目表示手段が上記
検証実行状態記憶手段の検証実行状態フラグがオフであ
る検証項目を表示することを特徴とするものである。
証方法は、論理回路の機能を記述し登録する機能記述登
録手段と、上記記述中の任意の機能単位に対して、検証
するべき状態を検証項目として登録する検証項目登録手
段と、シミュレーション実行時に、上記登録された検証
するべき状態が発生した場合、該状態ごとに設定される
検証実行状態フラグをオンにセットする検証実行状態検
査手段と、上記検証実行状態フラグの状態を記憶する検
証実行状態記憶手段と、シミュレーション終了後に、上
記検証実行状態記憶手段の検証実行状態フラグがオフで
ある検証項目を表示する未検証項目表示手段とを備え、
まず、機能記述登録手段に論理回路の機能の記述を登録
し、検証項目登録手段に上記記述中の任意の機能単位に
対して、検証するべき状態を検証項目として登録した後
シミュレーションを実行し、シミュレーション実行時
に、検証実行状態検査手段は、上記登録された検証する
べき状態が発生したか否かを検査し、上記登録された検
証するべき状態が発生した場合に、該状態ごとに設定さ
れる検証実行状態フラグをオンにセットし、検証実行状
態記憶手段は上記検証実行状態フラグの状態を記憶し、
シミュレーション終了後に、未検証項目表示手段が上記
検証実行状態記憶手段の検証実行状態フラグがオフであ
る検証項目を表示することを特徴とするものである。
作用 本発明は上記した構成によって、まず、機能記述登録
手段に論理回路の機能の記述を登録し、検証項目登録手
段に上記記述中の任意の機能単位に対して検証するべき
状態を登録する。
手段に論理回路の機能の記述を登録し、検証項目登録手
段に上記記述中の任意の機能単位に対して検証するべき
状態を登録する。
検証実行状態記憶手段では、検証項目登録手段に登録
された検証するべき各状態に対して検証するべき状態が
発生した場合にオン状態にセットされる検証実行状態フ
ラグを、オフ状態にセットし記憶する。
された検証するべき各状態に対して検証するべき状態が
発生した場合にオン状態にセットされる検証実行状態フ
ラグを、オフ状態にセットし記憶する。
上記機能記述登録手段の機能の記述をシミュレーター
に入力しシミュレーションを実行する。
に入力しシミュレーションを実行する。
シミュレーション実行時に、検証実行状態検査手段で
は、上記検証項目登録手段に検証するべき状態が登録さ
れた機能単位の状態をシミュレーターから入力し、該機
能単位の状態と該機能単位に対する検証するべき状態と
を比較し、検証するべき状態が発生した場合、検証実行
状態フラグをオンにし、検証実行状態記憶手段で、検証
実行状態フラグの状態を記憶する。
は、上記検証項目登録手段に検証するべき状態が登録さ
れた機能単位の状態をシミュレーターから入力し、該機
能単位の状態と該機能単位に対する検証するべき状態と
を比較し、検証するべき状態が発生した場合、検証実行
状態フラグをオンにし、検証実行状態記憶手段で、検証
実行状態フラグの状態を記憶する。
シミュレーション終了時に、未検証項目表示手段で
は、検証実行状態記憶手段で記憶されている検証実行状
態フラグを検査し、検証実行状態フラグがオフである検
証項目を表示することによってシミュレーションに用い
た検証パタンが検証するべき状態の全てを検証したか否
かを容易に判定でき、しかも未検証の状態を容易に把握
できることとなる。
は、検証実行状態記憶手段で記憶されている検証実行状
態フラグを検査し、検証実行状態フラグがオフである検
証項目を表示することによってシミュレーションに用い
た検証パタンが検証するべき状態の全てを検証したか否
かを容易に判定でき、しかも未検証の状態を容易に把握
できることとなる。
実施例 以下、本発明の一実施例の論理回路の機能検証方法に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
第1図において、11は被検証論理回路の機能を記述し
登録する機能記述登録手段、12は上記機能記述を入力し
シミュレーションを実行するシミュレーター、13は機能
記述中の任意の機能単位に対する検証すべき状態をあら
かじめ定義した記述を登録する検証項目登録手段、14は
上記検証項目登録手段に登録された任意の機能単位に対
する検証すべき状態と、シミュレーション実行時におけ
る該当する機能単位の状態とを比較し検証すべき状態が
発生した否かを検査し検証すべき状態が発生した場合、
該状態ごとに設定される検証実行状態フラグをオンにセ
ットする検証実行状態検査手段、15は上記検証実行状態
フラグの状態を記憶する検証実行状態記憶手段、16はシ
ミュレーション終了後に、上記検証実行状態記憶手段の
検証実行状態フラグがオフである検証項目を表示する未
検証項目表示手段である。
登録する機能記述登録手段、12は上記機能記述を入力し
シミュレーションを実行するシミュレーター、13は機能
記述中の任意の機能単位に対する検証すべき状態をあら
かじめ定義した記述を登録する検証項目登録手段、14は
上記検証項目登録手段に登録された任意の機能単位に対
する検証すべき状態と、シミュレーション実行時におけ
る該当する機能単位の状態とを比較し検証すべき状態が
発生した否かを検査し検証すべき状態が発生した場合、
該状態ごとに設定される検証実行状態フラグをオンにセ
ットする検証実行状態検査手段、15は上記検証実行状態
フラグの状態を記憶する検証実行状態記憶手段、16はシ
ミュレーション終了後に、上記検証実行状態記憶手段の
検証実行状態フラグがオフである検証項目を表示する未
検証項目表示手段である。
以上のように構成された論理回路の機能検証方法につ
いて、以下、第1図,第2図,第3図,第4図,第5
図,第6図、及び、第7図を用いてその動作を説明す
る。
いて、以下、第1図,第2図,第3図,第4図,第5
図,第6図、及び、第7図を用いてその動作を説明す
る。
まず、第2図は機能記述登録手段11に対する機能記述
の登録例であって、この例において機能記述はハードウ
ェア記述言語と言われる高級言語で論理回路の機能が記
述され登録されている。第3図は検証項目登録手段13に
対する登録例であって、この例においては第2図のハー
ドウェア記述言語による記述の任意の機能単位に対して
検証すべき状態が登録されている。
の登録例であって、この例において機能記述はハードウ
ェア記述言語と言われる高級言語で論理回路の機能が記
述され登録されている。第3図は検証項目登録手段13に
対する登録例であって、この例においては第2図のハー
ドウェア記述言語による記述の任意の機能単位に対して
検証すべき状態が登録されている。
検証項目登録手段13に、第3図の様に登録された検証
すべき状態を定義した記述は、検証実行状態記憶手段15
に入力され、検証実行状態記憶手段15では、検証項目登
録手段13に登録された検証するべき各状態に対して検証
するべき状態が発生した場合にオン状態にセットされる
検証実行状態フラグを設け該検証実行状態フラグの状態
を初期状態としてオフに設定し記憶する。例えば、第3
図に対する検証実行状態記憶手段15の初期状態として
は、第4図に示す様な状態である。
すべき状態を定義した記述は、検証実行状態記憶手段15
に入力され、検証実行状態記憶手段15では、検証項目登
録手段13に登録された検証するべき各状態に対して検証
するべき状態が発生した場合にオン状態にセットされる
検証実行状態フラグを設け該検証実行状態フラグの状態
を初期状態としてオフに設定し記憶する。例えば、第3
図に対する検証実行状態記憶手段15の初期状態として
は、第4図に示す様な状態である。
機能記述登録手段11に第2図のように登録された機能
記述は、シミュレーター12に入力され、シミュレーショ
ンが実行される。検証実行状態検査手段14では、シミュ
レーション実行時に上記検証実行状態フラグを検査し、
該検証実行状態フラグがオフであるところの検証すべき
機能単位のシミュレーション実行時の状態を、逐次シミ
ュレーターから取り込み、検証すべき状態と比較し検証
すべき状態の発生の有無を検出する。検証すべき状態が
発生した場合該当する検証実行状態フラグをオンにセッ
トし検証実行状態記憶手段15で検証実行状態フラグの状
態を記憶する。例えば、第3図に対するシミュレーショ
ン実行時の誤動作検出手段14の動作としては、初期状態
では、検証実行状態フラグは、全てオフであるので、cl
k信号の立ち上がりエッジで、SELとTER1とTER2の状態を
検査し、第3図中の全ての状態と比較し、一致したもの
については、検証実行状態フラグをオンに設定する。検
証実行状態記憶手段15では検証実行状態フラグを記憶す
る。
記述は、シミュレーター12に入力され、シミュレーショ
ンが実行される。検証実行状態検査手段14では、シミュ
レーション実行時に上記検証実行状態フラグを検査し、
該検証実行状態フラグがオフであるところの検証すべき
機能単位のシミュレーション実行時の状態を、逐次シミ
ュレーターから取り込み、検証すべき状態と比較し検証
すべき状態の発生の有無を検出する。検証すべき状態が
発生した場合該当する検証実行状態フラグをオンにセッ
トし検証実行状態記憶手段15で検証実行状態フラグの状
態を記憶する。例えば、第3図に対するシミュレーショ
ン実行時の誤動作検出手段14の動作としては、初期状態
では、検証実行状態フラグは、全てオフであるので、cl
k信号の立ち上がりエッジで、SELとTER1とTER2の状態を
検査し、第3図中の全ての状態と比較し、一致したもの
については、検証実行状態フラグをオンに設定する。検
証実行状態記憶手段15では検証実行状態フラグを記憶す
る。
例えば、初期状態から1回目のclkの立ち上がりエッ
ジで、SELがH、TER1が−10、TER2が+23の場合検証実
行状態記憶手段15の状態としては、第5図に示す様な状
態となる。
ジで、SELがH、TER1が−10、TER2が+23の場合検証実
行状態記憶手段15の状態としては、第5図に示す様な状
態となる。
次のclk信号の立ち上がりエッジでは、SELとTER1とTE
R2の状態を検査し、第3図中の検証実行状態フラグがオ
フである状態と比較し、一致したものについては、検証
実行状態フラグをオンに設定する。検証実行状態記憶手
段15では検証実行状態フラグを記憶する。未検証項目表
示手段16では、シミュレーション終了後、検証実行状態
記憶手段15に記憶されている検証実行状態フラグの状態
を検査し検証実行状態フラグがオフであるところの検証
項目を検証項目登録手段13から挿入し表示する。例え
ば、シミュレーション終了時の検証実行状態記憶手段15
の状態が第6図に示すような状態であれば未検証項目表
示手段16では、第7図のように表示される。
R2の状態を検査し、第3図中の検証実行状態フラグがオ
フである状態と比較し、一致したものについては、検証
実行状態フラグをオンに設定する。検証実行状態記憶手
段15では検証実行状態フラグを記憶する。未検証項目表
示手段16では、シミュレーション終了後、検証実行状態
記憶手段15に記憶されている検証実行状態フラグの状態
を検査し検証実行状態フラグがオフであるところの検証
項目を検証項目登録手段13から挿入し表示する。例え
ば、シミュレーション終了時の検証実行状態記憶手段15
の状態が第6図に示すような状態であれば未検証項目表
示手段16では、第7図のように表示される。
以上のように本実施例によれば、被検証論理回路の機
能を高級言語によって記述することと、任意の機能単位
について検証するべき状態を記述することによって、任
意の入力パタンに対してシミュレーション実行時に検証
するべき状態が発生したか否かが検査され、シミュレー
ション実行後に上記入力パタンによって検証されなかっ
た状態が表示されるため、シミュレーション実行後に上
記入力パタンによって検証されなかった状態を容易に把
握できる。なお、本実施例において機能記述登録手段11
は高級言語による機能記述を登録する手段としてが、論
理回路に含まれる素子の接続関係を図的に表現した図的
言語による機能記述を登録する手段としてもよい。第8
図に、機能記述登録手段11の、論理回路に含まれる素子
の接続関係を図的に表現した図的言語による機能記述の
一例を示す。機能記述登録手段11を、論理回路に含まれ
る素子の接続関係を図的に表現した図的言語による機能
記述を登録する手段として構成された論理回路の機能検
証方法についても、第1図の構成による、上記の実施例
と同様に実施できる。
能を高級言語によって記述することと、任意の機能単位
について検証するべき状態を記述することによって、任
意の入力パタンに対してシミュレーション実行時に検証
するべき状態が発生したか否かが検査され、シミュレー
ション実行後に上記入力パタンによって検証されなかっ
た状態が表示されるため、シミュレーション実行後に上
記入力パタンによって検証されなかった状態を容易に把
握できる。なお、本実施例において機能記述登録手段11
は高級言語による機能記述を登録する手段としてが、論
理回路に含まれる素子の接続関係を図的に表現した図的
言語による機能記述を登録する手段としてもよい。第8
図に、機能記述登録手段11の、論理回路に含まれる素子
の接続関係を図的に表現した図的言語による機能記述の
一例を示す。機能記述登録手段11を、論理回路に含まれ
る素子の接続関係を図的に表現した図的言語による機能
記述を登録する手段として構成された論理回路の機能検
証方法についても、第1図の構成による、上記の実施例
と同様に実施できる。
機能記述登録手段11を、論理回路に含まれる素子の接
続関係を図的に表現した図的言語による機能記述を登録
する手段として構成された論理回路の機能検証方法で
は、被検証論理回路の機能を論理回路に含まれる素子の
接続関係を図的に表現した図的言語によって記述するこ
とと、任意の機能単位について検証するべき状態を記述
することによって、任意の入力パタンに対してシミュレ
ーション実行時に検証するべき状態が発生したか否かが
検査され、シミュレーション実行後に上記入力パタンに
よって検証されなかった状態が表示されるため、シミュ
レーション実行後に上記入力パタンによって検証されな
かった状態を容易に把握できる。
続関係を図的に表現した図的言語による機能記述を登録
する手段として構成された論理回路の機能検証方法で
は、被検証論理回路の機能を論理回路に含まれる素子の
接続関係を図的に表現した図的言語によって記述するこ
とと、任意の機能単位について検証するべき状態を記述
することによって、任意の入力パタンに対してシミュレ
ーション実行時に検証するべき状態が発生したか否かが
検査され、シミュレーション実行後に上記入力パタンに
よって検証されなかった状態が表示されるため、シミュ
レーション実行後に上記入力パタンによって検証されな
かった状態を容易に把握できる。
発明の効果 以上のように本発明は、論理回路の機能を記述し登録
する機能記述登録手段と、上記記述中の任意の機能単位
に対して、検証するべき状態を検証項目として登録する
検証項目登録手段と、シミュレーション実行時に、上記
登録された検証するべき状態が発生した場合、該状態ご
とに設定される検証実行状態フラグをオンにセットする
検証実行状態検査手段と、上記検証実行状態フラグの状
態を記憶する検証実行状態記憶手段と、シミュレーショ
ン終了後に、上記検証実行状態記憶手段の検証実行状態
フラグがオフである検証項目を表示する未検証項目表示
手段とを有し、論理回路中の任意の機能単位に対して検
証するべき状態をあらかじめ記述しておき、シミュレー
ション中に上記検証するべき状態が発生したかを検査す
ることによって、シミュレーション実行後にシミュレー
ション入力パタンによって検証されなかった状態を容易
に把握できる。
する機能記述登録手段と、上記記述中の任意の機能単位
に対して、検証するべき状態を検証項目として登録する
検証項目登録手段と、シミュレーション実行時に、上記
登録された検証するべき状態が発生した場合、該状態ご
とに設定される検証実行状態フラグをオンにセットする
検証実行状態検査手段と、上記検証実行状態フラグの状
態を記憶する検証実行状態記憶手段と、シミュレーショ
ン終了後に、上記検証実行状態記憶手段の検証実行状態
フラグがオフである検証項目を表示する未検証項目表示
手段とを有し、論理回路中の任意の機能単位に対して検
証するべき状態をあらかじめ記述しておき、シミュレー
ション中に上記検証するべき状態が発生したかを検査す
ることによって、シミュレーション実行後にシミュレー
ション入力パタンによって検証されなかった状態を容易
に把握できる。
第1図は本発明の実施例における論理回路の機能検証方
法の構成図、第2図は機能記述登録手段への高級言語に
よる記述の登録例を示した図、第3図は検証項目登録手
段への登録例を示した図、第4図は検証実行状態記憶手
段の初期状態の一例を示した図、第5図は検証実行状態
記憶手段のシミュレーション実行中の状態の一例を示し
た図、第6図は検証実行状態記憶手段の、シミュレーシ
ョン実行後の状態の一例を示した図、第7図は未検証内
容表示手段に表示される未検証内容の表示例を示した
図、第8図は機能記述登録手段への図的言語による記述
の登録例を示した図である。 11……機能記述登録手段、12……シミュレーター、13…
…検証項目登録手段、14……検証実行状態検査手段、15
……検証実行状態記憶手段、16……未検証項目表示手
段。
法の構成図、第2図は機能記述登録手段への高級言語に
よる記述の登録例を示した図、第3図は検証項目登録手
段への登録例を示した図、第4図は検証実行状態記憶手
段の初期状態の一例を示した図、第5図は検証実行状態
記憶手段のシミュレーション実行中の状態の一例を示し
た図、第6図は検証実行状態記憶手段の、シミュレーシ
ョン実行後の状態の一例を示した図、第7図は未検証内
容表示手段に表示される未検証内容の表示例を示した
図、第8図は機能記述登録手段への図的言語による記述
の登録例を示した図である。 11……機能記述登録手段、12……シミュレーター、13…
…検証項目登録手段、14……検証実行状態検査手段、15
……検証実行状態記憶手段、16……未検証項目表示手
段。
Claims (2)
- 【請求項1】シミュレーターを備えた論理回路の機能検
証方法において、論理回路の機能を記述し登録する機能
記述登録手段と、上記記述中の任意の機能単位に対し
て、検証するべき状態を検証項目として登録する検証項
目登録手段と、シミュレーション実行時に、上記登録さ
れた検証するべき状態が発生した場合、該状態ごとに設
定される検証実行状態フラグをオンにセットする検証実
行状態検査手段と、上記検証実行状態フラグの状態を記
憶する検証実行状態記憶手段と、シミュレーション終了
後に、上記検証実行状態記憶手段の検証実行状態フラグ
がオフである検証項目を表示する未検証項目表示手段と
を備え、 まず、機能記述登録手段に論理回路の機能の記述を登録
し、検証項目登録手段に上記記述中の任意の機能単位に
対して、検証するべき状態を検証項目として登録した後
シミュレーションを実行し、シミュレーション実行時
に、検証実行状態検査手段は、上記登録された検証する
べき状態が発生したか否かを検査し、上記登録された検
証するべき状態が発生した場合に、該状態ごとに設定さ
れる検証実行状態フラグをオンにセットし、検証実行状
態記憶手段は上記検証実行状態フラグの状態を記憶し、
シミュレーション終了後に、未検証項目表示手段が上記
検証実行状態記憶手段の検証実行状態フラグがオフであ
る検証項目を表示することを特徴とする論理回路の機能
検証方法。 - 【請求項2】機能記述登録手段は、論理回路と等価な動
作を高級言語によって表現した機能表現、あるいは、論
理回路に含まれる素子を図的言語として表現した機能表
現を登録する手段であることを特徴とする請求項(1)
記載の論理回路の機能検証方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1153379A JP2563584B2 (ja) | 1989-06-15 | 1989-06-15 | 論理回路の機能検証方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1153379A JP2563584B2 (ja) | 1989-06-15 | 1989-06-15 | 論理回路の機能検証方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0318776A JPH0318776A (ja) | 1991-01-28 |
JP2563584B2 true JP2563584B2 (ja) | 1996-12-11 |
Family
ID=15561181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1153379A Expired - Lifetime JP2563584B2 (ja) | 1989-06-15 | 1989-06-15 | 論理回路の機能検証方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2563584B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63131238A (ja) * | 1986-11-20 | 1988-06-03 | Nec Corp | 論理シミユレ−タ |
-
1989
- 1989-06-15 JP JP1153379A patent/JP2563584B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0318776A (ja) | 1991-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2522541B2 (ja) | シミュレ―ション装置及びシミュレ―ション方法 | |
JP2006244073A (ja) | 半導体設計装置 | |
JP2563584B2 (ja) | 論理回路の機能検証方法 | |
JPH0561931A (ja) | シミユレーシヨン装置 | |
JPH1185828A (ja) | 順序回路機能検証方法および順序回路機能検証システム | |
KR20070035266A (ko) | 소프트웨어 검사방법 | |
JP2563583B2 (ja) | 論理回路の機能検証方法 | |
JPH0341565A (ja) | 論理回路の機能検証方法 | |
JP3028589B2 (ja) | 論理回路検証装置のエラー検出制御方法 | |
JP3212157B2 (ja) | 論理回路検証装置 | |
JPH06259246A (ja) | プログラム検証方法とその装置 | |
JPH0341563A (ja) | 論理回路の機能検証方法 | |
JPH05274386A (ja) | 論理回路シミュレ−ション結果表示装置 | |
JPS6370178A (ja) | 試験装置 | |
JP2971508B2 (ja) | 論理回路検証装置 | |
JPH10232795A (ja) | ソフトウェア部品組み合わせテスト方法 | |
JP2022122773A (ja) | 評価装置および評価方法 | |
JPH04252971A (ja) | 高調波雑音許容性判定方法及び装置 | |
JPH0715496B2 (ja) | 論理回路検証方法 | |
JPS63300330A (ja) | ファ−ムウェアのデバッグ方法 | |
JPH0567164A (ja) | 論理シミユレーシヨン方式 | |
JPS63131238A (ja) | 論理シミユレ−タ | |
JPH0676016A (ja) | 論理シミュレーション方法 | |
JPH0736953A (ja) | 論理シミュレーション結果解析装置 | |
JPS6162109A (ja) | 制御盤検査装置 |