JPH049636Y2 - - Google Patents
Info
- Publication number
- JPH049636Y2 JPH049636Y2 JP1983147984U JP14798483U JPH049636Y2 JP H049636 Y2 JPH049636 Y2 JP H049636Y2 JP 1983147984 U JP1983147984 U JP 1983147984U JP 14798483 U JP14798483 U JP 14798483U JP H049636 Y2 JPH049636 Y2 JP H049636Y2
- Authority
- JP
- Japan
- Prior art keywords
- card
- data
- memory
- read
- programmable controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004044 response Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Description
【考案の詳細な説明】
本考案はプログラマブルコントローラとカード
リーダ間のインターフエースに関する。
リーダ間のインターフエースに関する。
80カラムのパンチカードはコンピユータへの情
報入力手段として多用されている。このため生産
ラインでもパンチカードを読取る装置、即ちカー
ドリーダを設置し各種の情報入力手段として用い
ている。
報入力手段として多用されている。このため生産
ラインでもパンチカードを読取る装置、即ちカー
ドリーダを設置し各種の情報入力手段として用い
ている。
一方、近年プログラマブルコントローラ（以下
PCと略称する）が発達し、現場サイドの制御や
計測に多用されはじめている。このPCは非常に
汎用性が高いため種々の用途が考えられるが、カ
ードリーダを接続するアプリケーシヨンも考えら
れる。PCは、通常コンピユータ用インターフエ
ースや、プリンター用インターフエースが用意さ
れているが、これらのインターフエースのチヤン
ネル数は多くない。これに対しカードリーダは高
速な出力が出てくるので従来技術に係るインター
フエースでは情報がオーバーフローしてしまう。
PCと略称する）が発達し、現場サイドの制御や
計測に多用されはじめている。このPCは非常に
汎用性が高いため種々の用途が考えられるが、カ
ードリーダを接続するアプリケーシヨンも考えら
れる。PCは、通常コンピユータ用インターフエ
ースや、プリンター用インターフエースが用意さ
れているが、これらのインターフエースのチヤン
ネル数は多くない。これに対しカードリーダは高
速な出力が出てくるので従来技術に係るインター
フエースでは情報がオーバーフローしてしまう。
本考案は、上記従来技術に鑑み、PCが本来的
に有しているデイジタル入出力コントロール機能
部分（通常の接点入出力部分）へ高速のカードリ
ーダを接続し得るようPCとカードリーダ間のイ
ンターフエースを提供することを目的とする。か
かる目的を達成する本考案は、パンチカードの情
報を読み出すカードリーダから並列に送出されて
くるカードデータをカード読込みタイミング毎に
一時的に保持する一時バツフアと、この一時バツ
フアが保持するカードデータが所定状態となるま
での時間を確保するタイマーにより制御され前記
カードデータをプログラマブルコントローラ用の
所定のフオームに変換するデータ変換器と、この
データ変換器で変換された変換データをこの変換
データが属するパンチカードのカラムの番号をカ
ウントするカードカラムカウンタのカラムデータ
とともにメモリコントローラのメモリタイミング
信号により読込み記憶するメモリと、プログラマ
ブルコントローラからカードカラム指定信号を受
け取り読出しタイミング信号毎に対応カラムのデ
ータをメモリから取り出し読出しバツフアにセツ
トするとともにセツト完了後にプログラマブルコ
ントローラに読出し可の信号を送出し読出しバツ
フアの内容をプログラマブルコントローラに読出
させるメモリ読出しコントローラとを有すること
を特徴とする。
に有しているデイジタル入出力コントロール機能
部分（通常の接点入出力部分）へ高速のカードリ
ーダを接続し得るようPCとカードリーダ間のイ
ンターフエースを提供することを目的とする。か
かる目的を達成する本考案は、パンチカードの情
報を読み出すカードリーダから並列に送出されて
くるカードデータをカード読込みタイミング毎に
一時的に保持する一時バツフアと、この一時バツ
フアが保持するカードデータが所定状態となるま
での時間を確保するタイマーにより制御され前記
カードデータをプログラマブルコントローラ用の
所定のフオームに変換するデータ変換器と、この
データ変換器で変換された変換データをこの変換
データが属するパンチカードのカラムの番号をカ
ウントするカードカラムカウンタのカラムデータ
とともにメモリコントローラのメモリタイミング
信号により読込み記憶するメモリと、プログラマ
ブルコントローラからカードカラム指定信号を受
け取り読出しタイミング信号毎に対応カラムのデ
ータをメモリから取り出し読出しバツフアにセツ
トするとともにセツト完了後にプログラマブルコ
ントローラに読出し可の信号を送出し読出しバツ
フアの内容をプログラマブルコントローラに読出
させるメモリ読出しコントローラとを有すること
を特徴とする。
以下本考案の実施例を図面に基づき詳細に説明
する。図において、１はパンチカード（図示せ
ず）の情報を読み出すカードリーダ、２は本考案
の実施例に係るインターフエース、３はPCであ
る。メインコントローラ４はカードリーダ１から
送出されてくるカードリーダレデイ信号S1の入力
によりカードリーダ１がリーダデータであるカー
ドデータD1を送出できる状態であることを確認
してPC３に対しカードリーダOK信号S2を送出す
る。メモリ５はデータ変換器１０で変換された変
換データD2を、この変換データD2が属するパン
チカードカラムデータD3とともにメモリコント
ローラ６のメモリタイミング信号S3により読込み
記憶するとともに、カードリーダ１のスタート信
号S4とPC３の読出し完了若しくはシステムスタ
ートアツプ信号S5とのAND条件をAND回路８で
とることにより、このAND回路８の出力信号で
あるメモリリセツト信号S6でクリアされる。前記
読出し完了若しくはシステムスタートアツプ信号
S5はAND回路８と同時にカードリーダ１にも送
出されカードリーダ１にパンチカードの更新を許
容する。一時バツフア９はカードリーダ１から並
列（本例では12ビツト）に送出されてくるカード
データD1をカード読込みタイミング信号S7の入
力毎に一時的に保持する。データ変換器１０は、
カード読込みタイミング信号S7により動作して一
時バツフア９が保持するカードデータD1が所定
状態となるまでの時間を確保するタイマー１１の
変換タイミング信号S8により前記カードデータ
D1を読込みこのカードデータD1をPC３用の所定
のフオームに変換する。具体的にはパンチカード
のカラム毎、12個のどの位置に孔があいているか
の生データをBCD形式に変換する。データ変換
器１０で変換された変換データD2は、変換デー
タD2が属するパンチカードのカラムの番号をカ
ウントするカードカラムカウンタ１２のカラムデ
ータD3とともにメモリコントローラ６のメモリ
タイミング信号S3によりメモリ５に読込まれる。
カードカラムカウンタ１２及びメモリコントロー
ラ６はタイマ１３の歩進信号S9，S10により制御
される。メモリ読出しコントローラ１４はPC３
からカードカラム指定信号S11を受け取り読出し
タイミング信号S12毎に対応カラムのカードデー
タD4をメモリ５から取り出し読出しバツフア１
５にセツトするとともに、セツト完了後PC３に
読出し可の信号S13を送出する。読出しバツフア
１５の内容はPC３に対する読出し可の信号S13の
入力によりPC３にBCDのカードデータD4として
読込まれる。
する。図において、１はパンチカード（図示せ
ず）の情報を読み出すカードリーダ、２は本考案
の実施例に係るインターフエース、３はPCであ
る。メインコントローラ４はカードリーダ１から
送出されてくるカードリーダレデイ信号S1の入力
によりカードリーダ１がリーダデータであるカー
ドデータD1を送出できる状態であることを確認
してPC３に対しカードリーダOK信号S2を送出す
る。メモリ５はデータ変換器１０で変換された変
換データD2を、この変換データD2が属するパン
チカードカラムデータD3とともにメモリコント
ローラ６のメモリタイミング信号S3により読込み
記憶するとともに、カードリーダ１のスタート信
号S4とPC３の読出し完了若しくはシステムスタ
ートアツプ信号S5とのAND条件をAND回路８で
とることにより、このAND回路８の出力信号で
あるメモリリセツト信号S6でクリアされる。前記
読出し完了若しくはシステムスタートアツプ信号
S5はAND回路８と同時にカードリーダ１にも送
出されカードリーダ１にパンチカードの更新を許
容する。一時バツフア９はカードリーダ１から並
列（本例では12ビツト）に送出されてくるカード
データD1をカード読込みタイミング信号S7の入
力毎に一時的に保持する。データ変換器１０は、
カード読込みタイミング信号S7により動作して一
時バツフア９が保持するカードデータD1が所定
状態となるまでの時間を確保するタイマー１１の
変換タイミング信号S8により前記カードデータ
D1を読込みこのカードデータD1をPC３用の所定
のフオームに変換する。具体的にはパンチカード
のカラム毎、12個のどの位置に孔があいているか
の生データをBCD形式に変換する。データ変換
器１０で変換された変換データD2は、変換デー
タD2が属するパンチカードのカラムの番号をカ
ウントするカードカラムカウンタ１２のカラムデ
ータD3とともにメモリコントローラ６のメモリ
タイミング信号S3によりメモリ５に読込まれる。
カードカラムカウンタ１２及びメモリコントロー
ラ６はタイマ１３の歩進信号S9，S10により制御
される。メモリ読出しコントローラ１４はPC３
からカードカラム指定信号S11を受け取り読出し
タイミング信号S12毎に対応カラムのカードデー
タD4をメモリ５から取り出し読出しバツフア１
５にセツトするとともに、セツト完了後PC３に
読出し可の信号S13を送出する。読出しバツフア
１５の内容はPC３に対する読出し可の信号S13の
入力によりPC３にBCDのカードデータD4として
読込まれる。
かかるインターフエース２の作用を動作の順序
を追うことにより説明する。
を追うことにより説明する。
１ カードリーダ１のカードリーダレデイ信号S1
によりメインコントローラ４がPC３に対しカ
ードリーダOK信号S2を送出する。
によりメインコントローラ４がPC３に対しカ
ードリーダOK信号S2を送出する。
２ カードリーダ１のスタート信号S4とPC３の
読出し完了若しくはシステムスタートアツプ信
号S5とのAND条件の成立に基づき、AND回路
８がメモリリセツト信号S6によりメモリ５をク
リアする。
読出し完了若しくはシステムスタートアツプ信
号S5とのAND条件の成立に基づき、AND回路
８がメモリリセツト信号S6によりメモリ５をク
リアする。
３ カード読込みタイミング信号S7の入力により
一時バツフア９がカードデータD1を保持する。
一時バツフア９がカードデータD1を保持する。
４ タイマー１１の設定値である所定時間の経過
後変換タイミング信号S8により一時バツフア９
の内容がデータ変換器１０に移送されPC３用
のフオームに変換される。
後変換タイミング信号S8により一時バツフア９
の内容がデータ変換器１０に移送されPC３用
のフオームに変換される。
５ タイマー１３の歩進信号S9によりカードカラ
ムカウンタ１２が送出するカラムデータD3と
ともに、タイマー１３の歩進信号S10でメモリ
コントローラ６が送出するメモリタイミング信
号S3によりデータ変換器１０で変換された変換
データD2がメモリ５に読込まれる。
ムカウンタ１２が送出するカラムデータD3と
ともに、タイマー１３の歩進信号S10でメモリ
コントローラ６が送出するメモリタイミング信
号S3によりデータ変換器１０で変換された変換
データD2がメモリ５に読込まれる。
６ PC３から送出されるカラム指定信号S11を、
PC３から送出される読出しタイミング信号S12
によりメモリ読出しコントローラ１４がメモリ
５の対応カラムのカードデータD4を読込みバ
ツフア１５にセツトする。
PC３から送出される読出しタイミング信号S12
によりメモリ読出しコントローラ１４がメモリ
５の対応カラムのカードデータD4を読込みバ
ツフア１５にセツトする。
７ 読込みバツフア１５に対するセツトの完了後
メモリ読出しコントローラ１４がPC３に対し
読み出し可の信号S13を送出する。
メモリ読出しコントローラ１４がPC３に対し
読み出し可の信号S13を送出する。
８ 読出し可の信号S13によりPC３が読出しバツ
フア１５の内容であるカードデータD4を読込
む。
フア１５の内容であるカードデータD4を読込
む。
以上実施例とともに具体的に説明したように、
本考案によれば高速でカードデータを送出するカ
ードリーダの情報をPCに読込ませることができ
る。
本考案によれば高速でカードデータを送出するカ
ードリーダの情報をPCに読込ませることができ
る。
図は本考案の実施例を示すブロツク線図であ
る。 図面中、１はカードリーダ、２はインターフエ
ース、３はプログラマブルコントローラ、５はメ
モリ、６はメモリコントローラ、７はカードカラ
ムカウンタ、９は一時バツフア、１０はデータ変
換器、１１，１３はタイマ、１２はカードカラム
カウンタ、１４はメモリ読出しコントローラ、１
５は読出しバツフアである。
る。 図面中、１はカードリーダ、２はインターフエ
ース、３はプログラマブルコントローラ、５はメ
モリ、６はメモリコントローラ、７はカードカラ
ムカウンタ、９は一時バツフア、１０はデータ変
換器、１１，１３はタイマ、１２はカードカラム
カウンタ、１４はメモリ読出しコントローラ、１
５は読出しバツフアである。
Claims (1)
- パンチカードの情報を読み出すカードリーダか
ら並列に送出されてくるカードデータをカード読
込みタイミング信号の入力毎に一時的に保持する
一時バツフアと、この一時バツフアが保持するカ
ードデータが所定状態となるまでの時間を確保す
るタイマーにより制御され前記カードデータをプ
ログラマブルコントローラ用の所定のフオームに
変換するデータ変換器と、このデータ変換器で変
換された変換データをこの変換データが属するパ
ンチカードのカラムの番号をカウントするカード
カラムカウンタのカラムデータとともにメモリコ
ントローラのメモリタイミング信号により読込み
記憶するメモリと、プログラマブルコントローラ
からカードカラム指定信号を受け取り読出しタイ
ミング信号毎に対応カラムのデータをメモリから
取り出し読出しバツフアにセツトするとともにセ
ツト完了後プログラマブルコントローラに読出し
可の信号を送出して読出しバツフアの内容をプロ
グラマブルコントローラに読出させるメモリ読出
しコントローラとを有することを特徴とするプロ
グラマブルコントローラとカードリーダ間のイン
ターフエース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14798483U JPS6057846U (ja) | 1983-09-24 | 1983-09-24 | プログラマブルコントロ−ラとカ−ドリ−ダ間のインタ−フエ−ス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14798483U JPS6057846U (ja) | 1983-09-24 | 1983-09-24 | プログラマブルコントロ−ラとカ−ドリ−ダ間のインタ−フエ−ス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6057846U JPS6057846U (ja) | 1985-04-22 |
| JPH049636Y2 true JPH049636Y2 (ja) | 1992-03-10 |
Family
ID=30328931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14798483U Granted JPS6057846U (ja) | 1983-09-24 | 1983-09-24 | プログラマブルコントロ−ラとカ−ドリ−ダ間のインタ−フエ−ス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057846U (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4833730A (ja) * | 1971-09-02 | 1973-05-12 | ||
| JPS5437637A (en) * | 1977-08-31 | 1979-03-20 | Toshiba Corp | Card reader |
-
1983
- 1983-09-24 JP JP14798483U patent/JPS6057846U/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4833730A (ja) * | 1971-09-02 | 1973-05-12 | ||
| JPS5437637A (en) * | 1977-08-31 | 1979-03-20 | Toshiba Corp | Card reader |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6057846U (ja) | 1985-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH049636Y2 (ja) | ||
| JP2641892B2 (ja) | アダプタ識別番号の変更方法 | |
| JP2735112B2 (ja) | 数値制御装置のデータ・リード・ライト方式 | |
| JPS6253046A (ja) | 産業用ロボツトのデ−タ通信装置 | |
| JP2002014877A (ja) | リセットシステムおよび方法 | |
| JP2555580B2 (ja) | 記憶装置制御方式 | |
| JPH0154733B2 (ja) | ||
| JPS61147443U (ja) | ||
| JPS581812B2 (ja) | デ−タ処理システム | |
| JPH0462093B2 (ja) | ||
| JPH0528858B2 (ja) | ||
| JPS62276655A (ja) | Ｄｍａ転送方式 | |
| JPH01272339A (ja) | サイクリツクデータ伝送方式 | |
| JPH08329034A (ja) | マイクロコンピュータによるアナログデータ読込回路 | |
| JPS59147249U (ja) | マイクロプロセツサ暴走監視回路 | |
| JPS60649U (ja) | マルチｃｐｕシステムの同期装置 | |
| JPH04344551A (ja) | 情報処理装置における受信可否識別方式 | |
| JPH01127040U (ja) | ||
| JPS60180053U (ja) | インタ−フエイス装置 | |
| JPS59147236U (ja) | インタ−フエイス制御装置 | |
| JPS6071957U (ja) | リアルタイムクロツク | |
| JPH04238522A (ja) | ポーリング方式データ転送型タブレット | |
| JPS61264404A (ja) | プログラマブル制御装置 | |
| JPH0253159A (ja) | Ｄｍａコントローラ | |
| JPH0227460A (ja) | 割り込み保留レジスタ制御方式 |