JPS5833631B2 - デ−タ処理システム - Google Patents

デ−タ処理システム

Info

Publication number
JPS5833631B2
JPS5833631B2 JP52121738A JP12173877A JPS5833631B2 JP S5833631 B2 JPS5833631 B2 JP S5833631B2 JP 52121738 A JP52121738 A JP 52121738A JP 12173877 A JP12173877 A JP 12173877A JP S5833631 B2 JPS5833631 B2 JP S5833631B2
Authority
JP
Japan
Prior art keywords
unit
data
instruction
processing system
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52121738A
Other languages
English (en)
Other versions
JPS5454537A (en
Inventor
洋 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP52121738A priority Critical patent/JPS5833631B2/ja
Publication of JPS5454537A publication Critical patent/JPS5454537A/ja
Publication of JPS5833631B2 publication Critical patent/JPS5833631B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】 本発明は、データ処理システム、特に仮想記憶方式を採
用しているデータ処理システムにおける例えばジョブ間
で共用されるプログラム・モジュールの最適な配置を決
定すべく、効率よく必要なデータ収集を行なうようにし
たデータ処理システムに関するものである。
仮想記憶方式を採用しているデータ処理システムに釦い
ては、外部大容量記憶装置からページ単位でデータ(プ
ログラムを含む)を主記憶装置上に転送しておいて中央
処理装置が処理を進めるようにされる。
そして中央処理装置が処理実行のために現に必要とする
ページ単位が主記憶装置上に存在しない場合、例えば主
記憶装置上の最も最近使用されなかったページ単位を外
部記憶装置上に追出し、そのかわりに上記必要とするペ
ージ単位を新しく主記憶装置上に転送するようにされる
上記ページ単位は2にバイトあるいは4にバイト程度の
大きさをもつものであり、該1つのページ単位内は一般
に複数のプログラム・モジュール単位によって構成され
るものであるが、上述の如く主記憶装置と外部記憶装置
との間でページ単位の転送処理が行なわれることを考え
るとき、高頻度で使用されるプログラム・モジュール単
位は出来るだけ同一ページ単位内に存在することが望昔
しく、特に複数のジョブ間で共用されるプログラム・モ
ジュールは同一ページ単位内に筐とめて釦き、これらの
モジュールを主記憶装置上に保持せしめることによって
占有される主記憶装置上の記憶領域を出来るだけ小さく
することが望すれる。
このため、上記プログラム・モジュール単位をページ単
位内にどのように配置せしめて昔とめるかが重要であり
、従来から机上で適当であると考えられるよう推測しつ
つ決定して鮫く方法がとられる。
更にデータ処理中で成る1つのプログラム・モジュール
を呼び出す場合に例えばSvC命令と呼ばれる命令によ
ってO8経由で呼び出されることがあることを利用して
、該O8経由で呼び出される際にどのプログラム・モジ
ュール単位が呼び出されたかのデータを収集し、上記配
置決定のために利用することが行なわれている。
しかし、上記机上で推測する方法は必らずしも現実を正
しく推測し得るものではない。
寸た上記O8経由による呼び出しを利用する方法の場合
、(I)O8経由でなく、例えばジャンプなどによって
1つのプログラム・モジュールが呼び出されて処理に用
いられる場合におけるデータを収集することができない
(n) 例えO8経由で呼び出されたものであっても
、比較的短期間のうちに繰返して呼び出されるフログラ
ム・モジュールと、長期間を経過した後に呼ばれるプロ
グラム・モジュールとでは本来区別して上記配置を考え
るべきであるが、この区別が上記配置の上に反映されな
い。
上記の理由から、上記配置を適正にするためのデータ収
集を行なうべく、データ処理装置による処理の状態を常
時モニタリングしてデータを収集する方法が考えられる
しかし、該方法は、処理のオーバヘッドが入となり、現
実的ではない。
また成る比較的短い期間を限ぎって、上記モニタリング
を行なう方法が考えられるが、この場合た捷た1当該期
間にあたった処理の影響が強く現われて、妥当なデータ
を得ることができない。
本発明は上記の点を解決することを目的として釦り、新
しくプロゲラ“ム・モジュールが呼ひ出されていること
を1つのフック条件として、かつ該フック条件とは別に
予め定めた例えばX分毎のy秒の間だけデータ収集期間
とする条件とが合致したときに、データ収集を行なって
利用価値の高いデータを効率よく収集することを目的と
している。
そしてそのため、本発明のデータ処理システムは予め定
めた大きさの記憶単位内が再構成可能な1つまたは複数
のユニット記憶単位によって区分されてなり、中央処理
装置が上記ユニット記憶単位を個々にアクセスしつつ処
理を進めてゆくデータ処理システムにおいて、上記ユニ
ット記憶単位内にデータ収集用フック命令を用意すると
共に、予め定めた時間周期でかつ予め定めた時間の間に
上記データ収集用フック命令が読出された際に、当該時
間の間命令アドレス・レジスタにセットされる内容と当
該内容がセットされた時刻情報とを収集するデータ収集
処理部をもうけたことを特徴としている。
以下図面を参照しつつ説明する。図は本発明の一実施例
構成を示す。
図中の符号1は中央処理装置、2は主記憶装置であって
仮に中央処理装置1内に含捷れるものとして表わされた
もの、3はデータ収集用磁気テープ装置、4は収集した
データにもとすいてプログラム・モジュールの再配列を
行なう処理機能、5は再配列された結果によりシミュレ
ーションを行なうシミュレータ処理機能、6はクロック
発生部であって予め指定された周期Xのクロック信号を
発するもの、7はサンプル・パルス生成部であって上記
クロック信号にもとすき予め定めた期間yのサンプル・
パルスを生成するもの、8は主記憶装置上に存在する1
ペ一ジ単位、9−1.9−2.・・・・・・は夫々1ペ
一ジ単位中に存在するプログラム・モジュール単位、1
0は各プログラム・モジュール単位の例えば先頭番地に
用意されるフック命令、11は中央処理装置中に存在す
る命令コード・レジスタであって中央処理装置が処理を
進行するために主記憶装置2から命令が読出された際に
該命令がセットされるもの、12は命令アドレス・レジ
スタであって中央処理装置が処理を進行するために主記
憶装置2から命令を読出す際に該命令が格納されている
格納位置に対応したアドレス情報がセットされるもの、
13はタイマ・レジスタで時刻経過に応じて時刻情報が
セットされて更新されてゆくもの、14はフック命令パ
ターン・レジスタであってデータ収集を行なう場合にフ
ック命令に対応するコードをセットするもの、15は一
致検出回路、16は並列・直列変換回路であって並列入
力されたデータを直列形式で出力するもの、17ないし
19は夫々アンド回路を表わしている。
中央処理装置1は主記憶装置2に格納されている命令(
プログラム・モジュールを構成する個々の命令)をアク
セスしつつ処理を進める。
即ち、命令アドレス・レジスタ12にセットされたアド
レス情報にもとすいて主記憶装置2をアクセスし、該ア
クセスによって読出された命令が命令コード・レジスタ
11にセントされたとき、図示しない公知の構成により
該命令を解読して処理を進めてゆく。
勿論このとき命令アドレス・レジスタ12の内容は次々
と更新され、次々と命令が読出されてゆく。
このとき、中央処理装置は時間経過に応じて時刻情報を
タイマ・レジスタ13に次々にセットしてゆぐ。
中央処理装置1は上述の如く通常の処理を進めてゆくが
、例えばジャンプなどによって1つのプログラム・モジ
ュール9−1を利用するようになつたとき、図示モジュ
ール9−1の先頭に用意されているフック命令10が読
出されて命令コード・レジスタ11にセットされる。
これによって−数構出回路15が一致信号を発する。
該一致信号は例えばクロック発生部6か発生するクロッ
クの周期に相当する獣間論理「1」状態を持続する。
そしてその間にサンプル・パルス生成部7からサンプル
・パルスが発せられると、アンド回路17がオンされ、
アンド回路18.19がオン可能な状態となる。
したがって、この間順次更新される命令アドレス・レジ
スタ12の内容がすべて、アンド回路18を介して並列
・直列変換回路16をへて磁気テープ装置3内に収集さ
れる。
昔たこのとき同時にタイマ・レジスタ13の内容が例え
ば対にされて収集される。
上述の如く収集されたデータは例えばオフ・ライン状態
で磁気テープ装置3から読出され、上記1回分の即ちy
期間中に収集されたデータにおいて複数のプログラム・
モジュールが処理のために利用されていることが分析さ
れると、該複数のプログラム・モジュール相互は結合関
係が強いものとみなされ、同一ページ内に出来るたけお
さするように再配列される。
そしてシミュレーションされ、たんたんと最適な配置を
得るようにされる。
以上説明した如く、本発明によれば、データ収集が行な
われる期間割合は、高々例えばy秒/X分であり、中央
処理装置における本来の処理が害されることがない。
またデータ収集が行なわれるのは、1つのプログラム・
モジュールが新しく処理のために利用されていることを
条件としており、収集したデータの品質がすぐれており
、上述の配置決定のために効率よく利用することができ
る。
【図面の簡単な説明】
図は本発明の一実施例構成を示す。 図中の符号1は中央処理装置、2は主記憶装置、3は磁
気テープ装置、7はサンプル・パルス生成部、8はペー
ジ単位、9−1.9−2は夫々プログラム・モジュール
、10はフック命令、11は命令コード・レジスタ、1
2は命令アドレス・レジスタ、13はタイマ・レジスタ
、14はフック命令パターン・レジスタ、15は一致回
路を表わす。

Claims (1)

  1. 【特許請求の範囲】 1 予め定めた大きさの記憶単位内が再構成可能な1つ
    または複数のユニット記憶単位によって区分されてなり
    、中央処理装置が上記ユニット記憶単位を個々にアクセ
    スしつつ処理を進めてゆくデータ処理システムに勢いて
    、上記ユニット記憶単位内にデータ収集用フック命令を
    用意すると共に、予め定めた時間周期でかつ予め定めた
    時間の間に上記データ収集用フック命令が読出された際
    に、当該時間の間命令アドレス・レジスタにセットされ
    る内容と当該内容がセットされた時刻情報とを収集する
    データ収集処理部をもうけたことを特徴とするデータ処
    理システム。 2 上記予め定めた大きさの記憶単位がページ単位であ
    ることを特徴とする特許請求の範囲第1項記載のデータ
    処理システム。 3 上記ユニット記憶単位が、プログラム・モジュール
    単位であることを特徴とする特許請求の範囲第1項記載
    のデータ処理システム。
JP52121738A 1977-10-11 1977-10-11 デ−タ処理システム Expired JPS5833631B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52121738A JPS5833631B2 (ja) 1977-10-11 1977-10-11 デ−タ処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52121738A JPS5833631B2 (ja) 1977-10-11 1977-10-11 デ−タ処理システム

Publications (2)

Publication Number Publication Date
JPS5454537A JPS5454537A (en) 1979-04-28
JPS5833631B2 true JPS5833631B2 (ja) 1983-07-21

Family

ID=14818647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52121738A Expired JPS5833631B2 (ja) 1977-10-11 1977-10-11 デ−タ処理システム

Country Status (1)

Country Link
JP (1) JPS5833631B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57161933A (en) * 1981-03-31 1982-10-05 Fujitsu Ltd Automatic program editing system
JPS6151255A (ja) * 1984-08-20 1986-03-13 Fujitsu Ltd 非常駐モジユ−ル呼出し情報処理方式

Also Published As

Publication number Publication date
JPS5454537A (en) 1979-04-28

Similar Documents

Publication Publication Date Title
US4497022A (en) Method and apparatus for measurements of channel operation
EP0076921A2 (en) Method and system for time measurements of data processing channels
JPS5833631B2 (ja) デ−タ処理システム
JPH08328905A (ja) シミュレーション方法および装置
JPH02304640A (ja) メモリダンプ収集方式
JPH06149762A (ja) 計算機システムの競合動作試験方式
JP2979553B2 (ja) 障害診断方式
SU1163326A1 (ru) Устройство дл формировани диагностической информации работы программ
JPS64734B2 (ja)
JPH10260872A (ja) 計算機システムおよび記録媒体
SU1363219A1 (ru) Устройство дл отладки программно-аппаратных блоков
JPH1185573A (ja) 性能測定システム及びその測定方法並びにその測定制御プログラムを記録した記録媒体
JPH1139192A (ja) 情報制御装置
SU1605273A1 (ru) Многоканальное устройство дл сбора информации
JPH05257831A (ja) 入出力処理装置
JPH0462093B2 (ja)
JPS5924351A (ja) 障害情報処理方式
JPS6341950A (ja) 分岐命令実行測定制御方式
SU1497617A1 (ru) Устройство дл отладки программно-аппаратных блоков
JPH0341528A (ja) 計算機における診断装置
JPH038518B2 (ja)
JPS60169946A (ja) タスク制御方式
JPS5935259A (ja) マイクロプロセツサアナライザ
JPS63113649A (ja) 制御装置
JP2001134463A (ja) ソフトウェア走行履歴モニタ方法