JPH0584547B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロプロセツサの構成に関し、特
に、出力ポートを介して出力される信号のタイム
ベースエラーの少ないマイクロプロセツサを提供
するものである。

従来の技術 近年、ノイマン方式のマイクロプロセツサはあ
らゆる方面で多用されており、その構成として
は、順次実行される命令群からなるプログラムを
格納するプログラム格納手段と、デイジタルデー
タの読み書きが可能なデータ格納手段と、デイジ
タルデータの演算を実行する演算手段と、前記デ
ータ格納手段の入出力端子と前記演算手段の入出
力端子を接続するデータバスと、前記プログラム
格納手段から送出される命令に基づいて前記デー
タ格納手段と前記演算手段の動作をコントロール
するコントロール手段と、命令のタイミング信号
を発生するタイミングジエネレータと、前記タイ
ミングジエネレータの出力に基づいて前記プログ
ラム格納手段に格納された特定の命令を選択する
命令選択手段を備えていることに特徴づけられ
る。また、その代表的な構成が特公昭58−33584
号公報（以下、文献１と略記する。）に示されて
いる。

発明が解決しようとする問題点 ところで、前記文献１に示されるようなノイマ
ン方式のマイクロプロセツサはあらかじめ定めら
れた順序にしたがつてデータの処理を実行してい
くために、プログラムが膨大になるにつれて非同
期で入力される外部データの取り込みやそれに基
づくデータの処理のサイクルが長くなり、その結
果、事象が発生してからマイクロプロセツサから
出力信号が送出されるまでの時間のばらつき、す
なわち、タイムベースエラーがかなり大きくなる
という問題を有している。このような問題に対し
て、従来は割り込みという手段が用いられてきた
が、割り込み要求があつてもその時点で実行して
いる命令を処理してしまわないと割り込み処理に
移行できないため、マイクロプロセツサが割り込
みサービスルーチンを開始するまでの時間そのも
のにタイムベースエラーが発生してしまう。

問題点を解決するための手段 前記した問題点を解決するために本発明のマイ
クロプロセツサは、プリセツトデータがデータバ
スから供給されるタイマー手段と、プログラム格
納手段から送出される命令に基づいて前記データ
バスに送出されるデータを取り込むマスターラツ
チ部と、前記タイマー手段からの出力信号によつ
て前記マスターラツチ部のデータを取り込むスレ
イブラツチ部からなる出力ポートを備えている。

作 用 本発明では前記した構成によつて、出力ポート
を介して出力される信号のタイムベースエラーの
少ないマイクロプロセツサを得ることができる。

実施例 以下、本発明の実施例について図面を参照しな
がら説明する。

第１図は本発明の一実施例におけるマイクロプ
ロセツサの構成図を示したものであり、順次実行
される命令群からなるプログラムが格納されるプ
ログラマブルロジツクアレイ（図中において
PLAなる略記号で示されている。以下、PLAと
略記する。）１００と、デイジタルデータの読み
書きを行うランダムアクセスメモリ（図中におい
てRAMなる略記号で示されている。以下、
RAMと略記する。）２００およびレジスタフア
イル２５０と、デイジタルデータの算術および理
論演算を実行する第１の演算器（一般にはALU
なる略記号で示される。）３００および第２の演
算器３５０と、前記RAM２００および前記レジ
スタフアイル２５０の共通の入出力端子と前記演
算器３００，３５０の入出力端子を接続するデー
タバス４００と、前記PLA１００から送出され
る命令に基づいて前記RAM２００、レジスタフ
アイル２５０と前記演算器３００，３５０の動作
をコントロールするコントロールバス４５０と、
外部クロツク入力端子１０に供給されるクロツク
信号をもとに命令の実行タイミング信号を発生す
るタイミングジエネレータ（図中においてTGな
る略記号で示されている。）５００と、前記タイ
ミングジエネレータ５００の出力に基づいて前記
PLA１００に格納された特定の命令を選択する
第１のプログラマブルカウンタ（図中において
PC1なる略記号で示されている。）６００と、前
記第１のプログラマブルカウンタ６００による命
令の選択に続いて前記タイミングジエネレータ５
００の出力に基づいて前記PLA１００の特定の
命令を選択する第２のプログラマブルカウンタ
（図中においてPC2なる略記号で示されている。）
６５０と、前記第２のプログラマブルカウンタ６
５０によつて選択されて実行されるプログラムの
開始位置が前記第１のプログラマブルカウンタ６
００によつて選択された命令によつて格納される
ウインドウ７００を備えている。また、前記タイ
ミングジエネレータ５００の出力信号がクロツク
信号として供給される16ビツトのカウンタ８００
と、前記カウンタ８００のカウント値を前記デー
タバス４００に送出するためのスイツチ回路９０
０と、前記カウンタ８００の特定のビツト出力信
号と前記第１のプログラマブルカウンタ６００の
特定のカウント値を示す出力信号（例えば、
〔000・00〕をデコードする出力信号。）の周波数
比較を行つて、プログラムが無限ループに突入し
たときなどに前記第１のプログラマブルカウンタ
６００と前記第２のプログラマブルカウンタ６５
０をリセツトする周波数比較器１０００を備えて
いる。さらに、前記タイミングジエネレータ５０
０の出力信号をクロツク信号とし、外部信号入力
端子２０に印加される信号のエツジが到来したと
きもしくはプログラムによつてスタートさせられ
たときに動作するタイマー１１００と、前記タイ
マー１１００の出力信号によつてマスターラツチ
部のデータがスレイブラツチ部に転送されるマス
タースレイブ形式の出力ポート１２００と、前記
データバス４００に送出されるデータを取り込ん
でアナログ電圧に変換するＤ−Ａコンバータ１３
００と、前記コントロールバス４５０に送出され
る指令にしたがつて前記データバス４００に特定
のデータを送出する読みだし専用メモリ（図中に
おいてROMなる略記号で示されている。以下、
ROMと略記する。）１４００と、前記RAM２０
０および前記レジスタフアイル２５０のアドレス
を選択する（前記RAM２００および前記レジス
タフアイル２５０はたがいに異なるアドレス上に
配置されている。）アドレスデコーダ１５００な
らびに前記ROM１４００のアドレスを選択する
アドレスデコーダ１６００を備えている。なお、
入力コントローラ１７００は、外部信号入力端子
３０，４０，５０，６０，７０，８０に印加され
る入力信号のエツジが到来したときに、その時点
のカウンタ８００のカウント値をレジスタフアイ
ル２５０の中の特定のレジスタに転送させる（同
時に複数の入力信号のエツジが到来したときに
は、複数のレジスタが選択される。）とともに、
図示されてはいない入力信号受け付けフラグをセ
ツトする機能を有している。

以上のように構成されたマイクロプロセツサに
ついて、第１図に示した構成図、第２図に示した
主要部のタイミングチヤートによりその動作を説
明する。

まず、第２図Ａは第１図の外部クロツク入力端
子１０に供給されるクロツク信号波形を示したも
のであり、第２図Ｂはタイミングジエネレータ５
００を介してカウンタ８００およびタイマー１１
００、入力コントローラ１７００に供給されるク
ロツク信号波形を示したものであり、第２図Ｃ，
Ｄはそれぞれタイミングジエネレータ５００を介
して第１、第２のプログラマブルカウンタ６０
０，６５０に供給されるクロツク信号波形を示し
たものである。また、第２図ＥはPLA１００か
らコントロールバス４５０に送出される命令の実
行サイクルを表している。さらには、第２図Ｆは
データバス４００に送出されるデータの切り換え
サイクルを表している。

つまり、第１のプログラマブルカウンタ６００
によつてPLA１００の特定の命令が選択されて、
第２図ＥのＭ記号を付したタイミングにおいてコ
ントロールバス４５０にその命令が送出された後
に、第２のプログラマブルカウンタ６５０によつ
て選択された命令が、第２図ＥのＳ記号を付した
タイミングにおいてコントロールバス４５０に送
出されることになる。第２図Ｆに示されたデータ
バス４００の切り換え期間が第２図Ｅに示された
コントロールバス４５０のそれに比べて半分にな
つているのは、第２図Ｂの信号波形がアクテイブ
レベルにある期間を入力コントローラ１７００に
よるカウンタ８００のカウント値のレジスタフア
イル２５０への転送に割り当てているためであ
る。

なお、第１、第２のプログラマブルカウンタは
それぞれ第２図Ｃ，Ｄの矢印を付したエツジにお
いてカウント値を更新させられるが、第２図Ｅに
おいて、実際に命令がコントロールバス４５０に
送出されるタイミングが半周期遅らされているの
は、PLA１００での遅延マージンを考慮したた
めである。

このように、第１図に示したマイクロプロセツ
サでは、PLA１００に対して第１のプログラマ
ブルカウンタ６００と第２のプログラマブルカウ
ンタ６５０が時分割で交互にアドレツシングを行
うことになるが、両者が独立して別個の処理を実
行するのではなく、第１のプログラマブルカウン
タ６００による命令群の実行に伴つて発生する事
後処理を第２のプログラマブルカウンタ６５０に
よつて実行される処理において引き受ける形をと
つている。このために、ウインドウ７００には第
２のプログラマブルカウンタ６５０による処理の
開始位置が格納される。

さて、第３図は第１図のタイマー１１００と出
力ポート１２００の内部構成図を示したもので、
タイミングジエネレータ５００からの出力信号が
信号線路１１０１およびANDゲート１１０２を
介してクロツク信号としてタイマーカウンタ１１
０３に供給され、データバス４００からのプリセ
ツトデータと、ローカルバス１１１０からのあら
かじめ準備された固定のプリセツトデータが切換
器１１０４に供給され、必要に応じてタイマーコ
ントローラ１１５０からの切換信号によつて切り
換えられて前記タイマーカウンタ１１０３にプリ
セツトされる。前記タイマーコントローラ１１５
０は、信号線路１１０５を介して外部信号のエツ
ジが到来したときには固定のプリセツトデータを
前記タイマーカウンタ１１０３にプリセツトし、
コントロールバス４５０の一部である信号線路４
５１からのタイマースタート信号が到来したとき
には前記データバス４００からのプリセツトデー
タを前記タイマーカウンタ１１０３にプリセツト
する。前記タイマーコントローラ１１５０は、前
記切換器１１０４に切換信号を送出した後に前記
タイマーカウンタ１１０３にプリセツト信号を送
出し、次にNORゲート１１０６にスタート信号
を送出する。前記タイマーカウンタ１１０３がカ
ウントダウンを開始してそのカウント値が〔00…
000〕になると、NORゲート１１０７からの信号
によつて前記NORゲート１１０６とNORゲート
１１０８によるフリツプフロツプの出力状態が反
転してタイマーの動作は終了する。なお、前記タ
イマーカウンタ１１０３がカウント動作を続けて
いる間は信号線路１１０９にはタイマー動作中を
示す信号が現われる。

一方、出力ポート１２００の部分はデータバス
４００に送出されるデータを取り込むマスターラ
ツチ部１２１０と、信号線路１１０５を介して外
部入力信号の状態を取り込むレベルラツチ１２２
０と、タイマー１１００を構成するNORゲート
１１０７からの出力信号によつて前記マスターラ
ツチ部１２１０および前記レベルラツチ１２２０
のデータを取り込むスレイブラツチ部１２３０と
からなる。データバス４００から前記マスターラ
ツチ部１２１０へのデータの取り込みはPLA１
００から送出される命令によつて行われるが、前
記マスターラツチ部１２１０および前記レベルラ
ツチ１２２０から前記スレイブラツチ部１２３０
へのデータの転送はタイマー１１００によつて行
われることになる。

このように、マスターラツチ部１２１０からス
レイブラツチ部１２３０へのデータの転送がタイ
マー１１００によつて自動的に行われるように構
成することによつて、非同期で入力される外部信
号のエツジを検出してからあらかじめ決められた
時間後に出力ポート１２００から出力信号を送出
させる場合にはタイムベースエラーを最小限に押
さえることができる。

すなわち、第３図の信号線路１１０５を介して
入力される外部信号に対してはソフトウエアを介
さずに、ローカルバス１１１０から供給されるプ
リセツトデータとタイマーカウンタ１１０３に供
給されるクロツク信号の周期に比例した時間後に
スレイブラツチ部１２３０から出力信号が送出さ
れるので、タイムベースエラーは実質的に前記ク
ロツク信号の一周期以内となるが、第１図の外部
信号入力端子３０〜８０に印加される入力信号の
エツジが到来してから一定時間経過後に出力ポー
ト１２００を介して出力信号を送出する場合にも
同様にタイムベースエラーを最小限に押さえるこ
とができる。例えば、第１図に示した実施例にお
いて外部信号入力端子３０〜８０のいずれかに印
加される入力信号のエツジが到来すると、その直
後に入力コントローラ１７００がその時点のタイ
ミング情報としてカウンタ８００のカウント値を
レジスタフアイル２５０の該当エリアに転送する
ので、入力信号の正確な到来時点はソフトウエア
によつても確認することが可能であり、その時点
を起点にしてソフトウエアによるカウンタ（一般
にはRAM２００の中の任意のエリアに設置され
る。）を用いて出力ポート１２００から出力信号
を送出すべき目標時点が近づくまで、他の処理を
含む巡回プログラムループにおいてチエツクを続
行し、目標時点までの残り時間がタイマー１１０
０の動作可能範囲内になつた時点でその時間差デ
ータをデータバス４００に送出してタイマー動作
を開始させれば、出力ポート１２００からはタイ
ムベースエラーの少ない出力信号が得られる。こ
の場合には、結果的にタイマー１１００と出力ポ
ート１２００の構成がソフトウエアタイマーによ
るタイムベースエラーを吸収することになる。

したがつて、第１図および第３図に示したマイ
クロプロセツサではタイムベースエラーの少ない
出力信号を容易に得ることができる。

発明の効果 本発明のマイクロプロセツサは以上の説明から
も明らかなように、順次実行される命令群からな
るプログラムを格納するプログラム格納手段
（PLA１００）と、デイジタルデータの読み書き
が可能なデータ格納手段（RAM２００）と、デ
イジタルデータの演算を実行する演算手段（演算
器３００，３５０）と、前記データ格納手段の入
出力端子と前記演算手段の入出力端子を接続する
データバス４００と、前記プログラム格納手段か
ら送出される命令に基づいて前記データ格納手段
と前記演算手段の動作をコントロールするコント
ロール手段（コントロールバス４５０）と、命令
の実行タイミング信号を発生するタイミングジエ
ネレータ５００の出力に基づいて前記プログラム
格納手段に格納された特定の命令を選択する命令
選択手段（第１のプログラマブルカウンタ６０
０）と、プリセツトデータが前記データバスから
供給されるタイマー手段（タイマー１１００）
と、前記プログラム格納手段から送出される命令
に基づいて前記データバスに送出されるデータを
取り込むマスターラツチ部と、前記タイマー手段
からの出力信号によつて前記マスターラツチ部の
データを取り込むスレイブラツチ部からなる出力
ポート１２００を備えたことを特徴とするもの
で、出力ポートを介して出力される信号のタイム
ベースエラーの少ないマイクロプロセツサを得る
ことができ、大なる効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例におけるマイクロプ
ロセツサの構成図、第２図は第１図の主要部のタ
イミングチヤート、第３図はタイマー部と出力ポ
ート部の具体的な構成例を示すブロツク構成図で
ある。 １００……PLA、２００……RAM、３００…
…演算器、３５０……演算器、４００……データ
バス、４５０……コントロールバス、５００……
タイミングジエネレータ、６００……第１のプロ
グラマブルカウンタ、１１００……タイマー、１
２００……出力ポート、１２１０……マスターラ
ツチ部、１２３０……スレイブラツチ部。

Claims (1)

1. 【特許請求の範囲】 １ 順次実行される命令群からなるプログラムを
   格納するプログラム格納手段と、デイジタルデー
   タの読み書きが可能なデータ格納手段と、デイジ
   タルデータの演算を実行する演算手段と、前記デ
   ータ格納手段の入出力端子と前記演算手段の入出
   力端子を接続するデータバスと、前記プログラム
   格納手段から送出される命令に基づいて前記デー
   タ格納手段と前記演算手段の動作をコントロール
   するコントロール手段と、命令の実行タイミング
   信号を発生するタイミングジエネレータと、前記
   タイミングジエネレータの出力に基づいて前記プ
   ログラム格納手段に格納された特定の命令を選択
   する命令選択手段と、プリセツトデータが前記デ
   ータバスから供給されるタイマー手段と、前記プ
   ログラム格納手段から送出される命令に基づいて
   前記データバスに送出されるデータを取り込むマ
   スターラツチ部と、前記タイマー手段からの出力
   信号によつて前記マスターラツチ部のデータを取
   り込むスレイブラツチ部からなる出力ポートを備
   えてなるマイクロプロセツサ。 ２ タイミングジエネレータからの出力信号をク
   ロツク信号とし、データバスからのプリセツトデ
   ータとあらかじめ準備された固定のプリセツトデ
   ータとを切り換えてプリセツト可能なタイマーカ
   ウンタと、外部信号のエツジが到来したときには
   前記固定のプリセツトデータを前記タイマーカウ
   ンタにプリセツトし、コントロールバスからのタ
   イマースタート信号が到来したときには前記デー
   タバスからのプリセツトデータを前記カウンタに
   プリセツトするタイマーコントローラによつてタ
   イマー手段を構成してなる特許請求の範囲第１項
   記載のマイクロプロセツサ。