JPH0450616B2 - - Google Patents
Info
- Publication number
- JPH0450616B2 JPH0450616B2 JP60241181A JP24118185A JPH0450616B2 JP H0450616 B2 JPH0450616 B2 JP H0450616B2 JP 60241181 A JP60241181 A JP 60241181A JP 24118185 A JP24118185 A JP 24118185A JP H0450616 B2 JPH0450616 B2 JP H0450616B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- cycle
- system timer
- internal register
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 16
- 238000005070 sampling Methods 0.000 claims description 13
- 230000010355 oscillation Effects 0.000 claims description 8
- 230000006870 function Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
- Feedback Control In General (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は一次遅れ制御などの函数演算命令を
実行する場合のプログラム実行時間周期を管理す
るプログラム制御装置に関する。
実行する場合のプログラム実行時間周期を管理す
るプログラム制御装置に関する。
第２図は従来のプログラム制御装置のブロツク
接続図であり、図において、１はプログラムを実
行する中央処理装置（以下、CPUという）、２は
バス、３はプログラムの実行に必要なプログラム
情報を記憶するプログラムメモリ、４はプログラ
ムの実行による入出力情報を記憶するデータメモ
リ、５はアキユムレータ、６はプログラムの実行
周期を管理するシステムタイマーである。
接続図であり、図において、１はプログラムを実
行する中央処理装置（以下、CPUという）、２は
バス、３はプログラムの実行に必要なプログラム
情報を記憶するプログラムメモリ、４はプログラ
ムの実行による入出力情報を記憶するデータメモ
リ、５はアキユムレータ、６はプログラムの実行
周期を管理するシステムタイマーである。
次に動作について説明する。
まず、上記のCPU１にはプログラムの実行周
期を管理するため、システムタイマー６が上記の
ように接続されており、システムタイマー６はプ
ログラムにて予め設定された時間t1毎に信号を発
生し、CPU１に、一定時間が経過したことを知
らせる。一方、CPU１はプログラムメモリ３よ
り所定のプログラムを読み出し、これを実行し
て、アキユムレータ５よりバス２を経由して入力
装置（図示しない）やデータメモリ４に実行に必
要な入力信号や実行結果を取込む。ここで、ある
アドレスPI命令の実行動作を例にとつて説明す
る。
期を管理するため、システムタイマー６が上記の
ように接続されており、システムタイマー６はプ
ログラムにて予め設定された時間t1毎に信号を発
生し、CPU１に、一定時間が経過したことを知
らせる。一方、CPU１はプログラムメモリ３よ
り所定のプログラムを読み出し、これを実行し
て、アキユムレータ５よりバス２を経由して入力
装置（図示しない）やデータメモリ４に実行に必
要な入力信号や実行結果を取込む。ここで、ある
アドレスPI命令の実行動作を例にとつて説明す
る。
今、伝達関数Ｇ＝Ｋ（１＋１／（Ｓ・T1））の
ようなPI動作を行う命令の実行において、プロ
グラム周期毎の出力YNは、 YN＝K1×XN＋INで求められる。但し、K1はゲ
イン、XNは今回入力、INは積分出力である。ま
た、積分出力INは、 IN＝IN-1＋（ΔT×K2）・（XN＋XN-1）／（２×
T1）で求められる。但し、IN-1は前回積分値、
ΔTはサンプリング時間、T1は積分時間、XN-1は
前回入力、K2はゲインである。
ようなPI動作を行う命令の実行において、プロ
グラム周期毎の出力YNは、 YN＝K1×XN＋INで求められる。但し、K1はゲ
イン、XNは今回入力、INは積分出力である。ま
た、積分出力INは、 IN＝IN-1＋（ΔT×K2）・（XN＋XN-1）／（２×
T1）で求められる。但し、IN-1は前回積分値、
ΔTはサンプリング時間、T1は積分時間、XN-1は
前回入力、K2はゲインである。
このPI命令に必要な定数K1，K2，T1は予めデ
ータメモリの中にf11〜f13として図示のように格
納されている。同様に、システムタイマー６に設
定されるサイクルタイムに等しいサンプリング時
間ΔTもf14として、データメモリの中に予め定数
として格納しておき、PI命令を実行する際に、
CPU１にこれらの定数を転送することにより、
PI命令の演算出力を得る様になつている。ここ
で、システムタイマー６に設定するサイクルタイ
ムt1及びPI命令に必要なサンプリング時間f14＝サ
イクルタイムt1は、同様にデータメモリ４の中に
格納されている。
ータメモリの中にf11〜f13として図示のように格
納されている。同様に、システムタイマー６に設
定されるサイクルタイムに等しいサンプリング時
間ΔTもf14として、データメモリの中に予め定数
として格納しておき、PI命令を実行する際に、
CPU１にこれらの定数を転送することにより、
PI命令の演算出力を得る様になつている。ここ
で、システムタイマー６に設定するサイクルタイ
ムt1及びPI命令に必要なサンプリング時間f14＝サ
イクルタイムt1は、同様にデータメモリ４の中に
格納されている。
従来のプログラム制御装置は以上のように構成
されているので、時間函数命令の実行では、サイ
クル時間が予め定数として複数のメモリに格納さ
れており、サンプリング時間に変更を必要とする
場合には、その変更のために手間を要するのみな
らず、一部の修正もれにより、命令実行上誤演算
の原因となつていた。すなわち、実際のサイクル
タイムとメモリに格納されたサンプリング時間と
の各値が異る場合には、サンプリング時間ΔTの
誤差となつて現れる。また、他の雑多な定数が混
在しており、誤操作等による設定誤りの発生率が
高いなどの問題点があつた。
されているので、時間函数命令の実行では、サイ
クル時間が予め定数として複数のメモリに格納さ
れており、サンプリング時間に変更を必要とする
場合には、その変更のために手間を要するのみな
らず、一部の修正もれにより、命令実行上誤演算
の原因となつていた。すなわち、実際のサイクル
タイムとメモリに格納されたサンプリング時間と
の各値が異る場合には、サンプリング時間ΔTの
誤差となつて現れる。また、他の雑多な定数が混
在しており、誤操作等による設定誤りの発生率が
高いなどの問題点があつた。
この発明は上記のような問題点を解消するため
になされたもので、システムタイマーの発振間隔
の実測値にもとづいて時間函数命令を誤りなく実
行可能にするプログラム制御装置を得ることを目
的とする。
になされたもので、システムタイマーの発振間隔
の実測値にもとづいて時間函数命令を誤りなく実
行可能にするプログラム制御装置を得ることを目
的とする。
この発明にかかるプログラム制御装置は、シス
テムタイマーの発振間隔を実測し、その実測値を
内部レジスタに記憶し、このレジスタの記憶値を
時間函数命令のプログラム演算上必要とするサン
プリング時間ΔTとして使用するように構成した
ものである。
テムタイマーの発振間隔を実測し、その実測値を
内部レジスタに記憶し、このレジスタの記憶値を
時間函数命令のプログラム演算上必要とするサン
プリング時間ΔTとして使用するように構成した
ものである。
この発明におけるプログラム制御装置は、シス
テムタイマーで設定するサイクルタイムをデータ
メモリに格納し、時間函数命令実行時に上記デー
タメモリに格納したサイクルタイムの管理を一元
化し、実際に上記時間函数命令の実行が１周する
に必要な時間、すなわちシステムタイマーの発振
間隔を実測し、この実測値にもとづくサイクルタ
イムを内部レジスタに格納して、時間函数命令を
実行させるようにする。
テムタイマーで設定するサイクルタイムをデータ
メモリに格納し、時間函数命令実行時に上記デー
タメモリに格納したサイクルタイムの管理を一元
化し、実際に上記時間函数命令の実行が１周する
に必要な時間、すなわちシステムタイマーの発振
間隔を実測し、この実測値にもとづくサイクルタ
イムを内部レジスタに格納して、時間函数命令を
実行させるようにする。
以下、この発明の一実施例を図について説明す
る。
る。
第１図において、７はCPU１の内部に設けら
れたメモリ郡からなる内部レジスタ、８はサンプ
リング時間ΔTを較正するための自動較正器で、
予め内部レジスタ７に設定されたサンプリング時
間t1がCPU１の実サイクルタイムと不一致の場合
の較正機能を有する。なお、このほかの第２図に
示したものと同一の構成部分には同一符号を付し
その重複する説明を省略する。
れたメモリ郡からなる内部レジスタ、８はサンプ
リング時間ΔTを較正するための自動較正器で、
予め内部レジスタ７に設定されたサンプリング時
間t1がCPU１の実サイクルタイムと不一致の場合
の較正機能を有する。なお、このほかの第２図に
示したものと同一の構成部分には同一符号を付し
その重複する説明を省略する。
次に動作について説明する。
いま、サンプリングタイムΔTを、システムタ
イマー６で予めデータメモリ４内にプログラム設
定した時間t1とし（ΔT＝t1）、これを予め内部レ
ジスタ７に設定しておく。ここで実際に、システ
ムタイマー６が作動を開始すると、システムタイ
マー６が一定時間間隔で発生するタイムアツプ信
号の発生間隔を自動較正器８にて実測する。この
結果、予め内部レジスタ７に設定された時間値t1
と実測値とが異る場合には、自動較正器８が実測
した時限値を正しい時間t1として、内部レジスタ
７に書き込む。この動作により、函数命令の実行
に使用されるサンプリング時間ΔTは、常に実プ
ログラムの実行周期と一致した時間を使用するこ
とになり、情報管理の一元化と合わせて、誤設
定・誤演算の防止と、データメモリ４の節約にも
役立つ。
イマー６で予めデータメモリ４内にプログラム設
定した時間t1とし（ΔT＝t1）、これを予め内部レ
ジスタ７に設定しておく。ここで実際に、システ
ムタイマー６が作動を開始すると、システムタイ
マー６が一定時間間隔で発生するタイムアツプ信
号の発生間隔を自動較正器８にて実測する。この
結果、予め内部レジスタ７に設定された時間値t1
と実測値とが異る場合には、自動較正器８が実測
した時限値を正しい時間t1として、内部レジスタ
７に書き込む。この動作により、函数命令の実行
に使用されるサンプリング時間ΔTは、常に実プ
ログラムの実行周期と一致した時間を使用するこ
とになり、情報管理の一元化と合わせて、誤設
定・誤演算の防止と、データメモリ４の節約にも
役立つ。
以上のように、この発明によれば、プログラム
制御装置を、システムタイマーの発振間隔を測定
して、内部レジスタに格納するように構成したの
で、時間函数命令を常に誤りなく実行可能にでき
るものが得られる効果がある。
制御装置を、システムタイマーの発振間隔を測定
して、内部レジスタに格納するように構成したの
で、時間函数命令を常に誤りなく実行可能にでき
るものが得られる効果がある。
第１図はこの発明の一実施例によるプログラム
制御装置のブロツク接続図、第２図は従来のプロ
グラム制御装置のブロツク図である。 １は中央処理装置、２はバス、３はプログラム
メモリ、４はデータメモリ、６はシステムタイマ
ー、７は内部レジスタ、８は自動較正器。なお、
図中、同一符号は同一、または相当部分を示す。
制御装置のブロツク接続図、第２図は従来のプロ
グラム制御装置のブロツク図である。 １は中央処理装置、２はバス、３はプログラム
メモリ、４はデータメモリ、６はシステムタイマ
ー、７は内部レジスタ、８は自動較正器。なお、
図中、同一符号は同一、または相当部分を示す。
Claims (1)
- １ あらかじめメモリに設定されている所定の時
間に応じた発振周期で発振するシステムタイマー
を有し、このシステムタイマーの発振周期を周期
として、データを収集するとともにその周期に対
応したサンプリング時間を用いた演算を実行する
プログラム制御装置において、前記システムタイ
マーの発振間隔の実測値が設定される内部レジス
タと、前記発振間隔を計測し計測された間隔が前
記内部レジスタ内の値と異なる場合には実測値を
内部レジスタに再設定する較正器と、前記内部レ
ジスタ内の値を前記サンプリング時間として前記
演算を実行する中央処理装置とを備えたことを特
徴とするプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24118185A JPS62100838A (ja) | 1985-10-28 | 1985-10-28 | プログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24118185A JPS62100838A (ja) | 1985-10-28 | 1985-10-28 | プログラム制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62100838A JPS62100838A (ja) | 1987-05-11 |
| JPH0450616B2 true JPH0450616B2 (ja) | 1992-08-14 |
Family
ID=17070437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24118185A Granted JPS62100838A (ja) | 1985-10-28 | 1985-10-28 | プログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62100838A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112336A (ja) * | 1987-10-26 | 1989-05-01 | Nec Ic Microcomput Syst Ltd | プログラム変更方式 |
| JP2002127214A (ja) * | 2000-10-25 | 2002-05-08 | Star Seiki Co Ltd | 成型品取出機の電動モータ駆動制御方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4810174U (ja) * | 1971-06-18 | 1973-02-03 |
-
1985
- 1985-10-28 JP JP24118185A patent/JPS62100838A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4810174U (ja) * | 1971-06-18 | 1973-02-03 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62100838A (ja) | 1987-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4866606A (en) | Loosely coupled distributed computer system with node synchronization for precision in real time applications | |
| JPH0450616B2 (ja) | ||
| JP2002152020A (ja) | パルス信号生成装置 | |
| JPH035801A (ja) | プログラマブルコントローラ | |
| US5761482A (en) | Emulation apparatus | |
| JP4192379B2 (ja) | 電子制御システム | |
| JPH0271190A (ja) | 計算機システムの時間校正方式 | |
| JPH0143392B2 (ja) | ||
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| EP0416330B1 (en) | Programmable controller | |
| JP2903695B2 (ja) | ウォッチドッグタイマ制御回路 | |
| JPH05120155A (ja) | マイクロプログラム制御装置 | |
| JPS62197839A (ja) | 中央処理装置制御方式 | |
| JPH0652013A (ja) | トレース回路 | |
| JPH0584547B2 (ja) | ||
| JPS6232509B2 (ja) | ||
| JPS6118045A (ja) | プログラムの暴走検出方式 | |
| JPS6244837A (ja) | プログラム制御装置 | |
| JP2696811B2 (ja) | 電子式プリセツトカウンタ | |
| JPS6248866B2 (ja) | ||
| JPH0782370B2 (ja) | シ−ケンサのタイマ処理装置 | |
| JPH0241781B2 (ja) | ||
| JPS61292754A (ja) | 情報処理装置 | |
| JPS6013575B2 (ja) | プログラムカウンタ監視装置 | |
| JPH0619752A (ja) | マイクロコンピュータ |