JPH0241781B2 - - Google Patents

Description

【発明の詳細な説明】 ［概要］ プロセツサが主記憶装置からデータを読み出す
命令を実行した際には、通常該主記憶装置からデ
ータが読み出されるまでの間（リードサイクル）
に、主記憶装置とは関係なくプロセツサ独自で実
行できる他の命令を先行して行なつている。

従つて、読み出されたデータが該プロセツサの
レジスタ等にセツトされるのは、いくつかの命令
実行の後になる。このようなプロセツサをステツ
プモードで使う場合には、主記憶装置から読み出
されたデータがプロセツサにセツトされるタイミ
ングと他の命令実行のタイミングとが実際の場合
と異なつてしまう。そのため、従来、主記憶装置
から読み出したデータを一旦、あるレジスタに保
持しておいて、然るべきタイミングが来たとき、
これを所定のレジスタに格納するという制御が行
なわれていたが、この方法では、該当する後続の
命令実行サイクル区間と情報転送用バス上に読み
出されたデータが存在する時間帯との関係が実際
の場合と異なるという問題があつた。本発明は主
記憶装置と複数のプロセツサとが情報転送用バス
を共有する系において、プロセツサをステツプモ
ードで動作せしめ、主記憶装置からデータを読み
出す命令を実行するときに、情報転送用バス上の
データについて実際の走行の場合と相違の少ない
状態の得られるプロセツサの構成と制御について
開示している。

［産業の利用分野］ 本発明は情報処理装置の制御に関するもので、
特に主記憶装置と複数のプロセツサとが情報転送
用のバスを共有するごとく構成されている系の、
ステツプモードにおけるプロセツサの“主記憶装
置よりデータを読み出す命令”の実行に際する制
御に係る。

［従来の技術］ 情報処理装置における命令の実行は非常な高速
度で連続的に行なわれるものであつて、通常、プ
ログラムの途中で処理内容やハードウエアの状態
を見ることはできない。一方、プログラムのデバ
ツクや、ハードウエアの障害の探索などに際して
は、プロセツサの命令実行に係る各部（内部のレ
ジスタや記憶装置の内容など）の状態を実行する
命令の変遷ごとに詳細に観察する必要をしばしば
生ずる。

そのため、一般に情報処理装置では、通常の走
行モードの他にステツプ動作を行なうモード（ス
テツプモード）を設定することができるようにな
つている。ステツプモードのとき、保守パネル等
に設けられたボタンを押下すると、その都度一命
令のみが実行され該命令に係る処理が終了すると
停止（ストツプ状態）する。

一方、通常の走行モードにおいて、プロセツサ
で扱う命令の内、主記憶装置からデータを読み出
す命令（以下SSリード命令ともいう）の場合に
は、該命令を実行するプロセツサは、該当するデ
ータが主記憶装置から読み出されている間の比較
的長い時間を無為に過ごして損失時間を生ずるこ
とのないよう、この間に他の命令を先行的に実行
している。

第２図は命令実行とリードサイクルの関係の例
を示すタイムフローチヤートであつて、１₁〜１₄
はそれぞれの命令の実行サイクルを示しており、
２はリードサイクルを示している。

第２図に示すようにSSリード命令１₁が実行さ
れたとき、リードデータがプロセツサのレジスタ
にセツトされるは、リードサイクル２の終了時点
であつて、図中の参照符Ａで示すタイミングにな
る。

これを、ステツプモードで動作させる場合を考
えると、そのタイムチヤートは第３図のようにな
る。すなわち、SSリード命令３₁実行されると、
そのリードサイクル４で主記憶装置からデータが
読み出され、参照符Ｂで示す時点でプロセツサの
レジスタに格納される。先に説明したように通常
の走行モードの場合には、リードサイクルは５で
示すようになり、参照符A′で示される命令Ｂの
終了時点に主記憶装置から読み出されたデータが
プロセツサのレジスタに格納されるはずであるか
ら、ステツプモードの場合にデータの動きが実際
の状況と異なることになる。

そのため、従来は専用の回路を設けて、ステツ
プモードのとき、SSリード命令によつて主記憶
装置から読み出されたデータを、プロセツサ内で
一旦他のレジスタに保持し、然るべきタイミング
のとき、本来このデータを格納すべきレジスタに
格納するという方法を採つていた。

［発明が解決しようとする問題点］ 第４図は、上述した従来のステツプモードにお
けるSSサイクル命令の制御用の回路を示す図で、
６は主記憶装置、７₁〜７₃はプロセツサ、８は情
報転送用バス（以下データバスともいう）、９は
レジスタ（REG1）、１０はレジスタ（REG2）、
１１は選択回路を表している。

第４図において、通常は、プロセツサ７₃によ
るSSリード命令の実行に際して、主記憶装置６
から読み出されてデータバス８に乗せられたデー
タが、レジスタ９に格納されると共に選択回路１
１を経てレジスタ１０に格納される。

一方、ステツプモードのときは、データバス８
上のデータがレジスタ９に格納され、レジスタ１
０には格納されない。そして然るべきタイミング
のときに選択回路１１を通じてレジスタ９の内容
がレジスタ１０に格納される。

このような従来の回路においては、SSリード
命令のステツプモードにおける実行に際し、プロ
セツサの該当するレジスタに主記憶装置から読み
出されたデータが格納されるタイミング関係は、
実際の走行の場合と等しくなるが、データバス上
にデータの存在する状況は、実際の場合と大きく
異なることになる。すなわち、通常の走行状態で
のデータバス上のデータは、主記憶装置からデー
タが読み出されてから第３図に示すA′点まで存
在するのに対し、ステツプモードのときはＢまで
しか存在しない。

ステツプ動作は、本来、プログラムのデバツグ
や障害の探索等に利用されるものであるから、各
部の相対的な関係が実際の走行に際する条件と異
なるのは非常に都合が悪い。

また、第４図に示すプロセツサ７₃が主プロセ
ツサであり、７₁，７₂が従プロセツサである構成
の場合には主プロセツサ内にデバツク専用の機能
を持たなければならないという面からのハードウ
イア的な制約を受けるという問題点があつた。

本発明は、このような従来の問題点に鑑み、デ
ータバス上のデータの状態が実際の走行状態と同
様であつて、主プロセツサにステツプモード専用
の多量のハードウエアを設ける必要のない制御方
式の情報処理装置を提供することを目的としてい
る。

［問題点を解決するための手段］ 本発明によれば上記目的は、前記特許請求の範
囲に記載のとおり、主記憶装置と複数のプロセツ
サとが情報転送用バスを共有するごとく構成され
た系において、プロセツサがステツプモードで主
記憶装置の内容を読み出す命令を実行するとき、
主記憶装置から読み出した情報を該主記憶装置の
内容を読み出す命令を実行するプロセツサ以外の
いずれかのプロセツサが自己のレジスタに格納
し、該プロセツサが該レジスタの内容を情報転送
用バスが他の目的で使用される時間を除いて該情
報転送用バスに送出し続けることを特徴とする情
報処理装置により達成される。

［実施例］ 第１図は本発明の１実施例のブロツク図であつ
て、６，８は第４図と同様であり、９はインター
フエースプロセツサ、１０は従プロセツサ、１１
は主プロセツサ、１２，１３はレジスタで１２が
REG1，１３がREG2、１４は選択回路、１５〜
１７はゲートを表している。

第１図において、通常の走行モードで主プロセ
ツサ１１によつてSSリード命令が実行されたと
き、主記憶装置６から読み出され、データバス８
に乗せられたデータはゲート１７を径てレジスタ
１３にセツトされる。そして、この間に他の命令
が先行的に実行されている。

その時間的関係は、前記第２図によつて説明し
た従来の場合と全く同様である。

一方、ステツプモードにおいて、主プロセツサ
１１によるSSリード命令の実行により主記憶装
置６から読み出されてデータバス８上に乗せられ
たデータは、従プロセツサ１０のゲート１６を経
てレジスタ１２（REG1）に格納される。該レジ
スタ１２にデータが格納されるタイミングは第３
図において参照符Ｂで示される時点である。そし
て、レジスタ１２に格納されたデータは選択回路
１４およびゲート１５を経てデータバス８に乗
る。

主プロセツサ１１は第３図において、参照符
A′で示すタイミングのとき、ゲート１７を開い
て、データバス８に乗せられているデータをレジ
スタ１３（REG2）に格納する。

従つて、ステツプモードで主プロセツサ１１が
SSリード命令を実行したとき、通常の走行モー
ドと同様な時間的関係でレジスタ１３にデータが
格納され、また、その間、主記憶装置６から読み
出されたデータも通常の走行モードの場合と同様
にデータバス８上に存在する。

［発明の効果］ 以上説明したように本発明の情報処理装置によ
れば、SSリード命令をステツプモードで実行し
たとき、主記憶装置から読み出されたデータがデ
ータバス上に存在する時間的間係や該データがプ
ロセツサのレジスタに格納されるタイミングが通
常の走行の場合と等しくなる。従つて、プログラ
ムのデバツクや障害の探索に際して精度の高い解
析が行なえる利点がある。

また、主プロセツサに、デバツクのみしか用い
られない専用の相当量のハードウエアを持たなけ
ればならないという不都合を解消できる利点もあ
る。

【図面の簡単な説明】

第１図は本発明の１実施例のブロツク図、第２
図は命令実行とリードサイクルの関係の例を示す
タイムチヤート、第３図はステツプモードの場合
の命令実行とリードサイクルの関係の例を示すタ
イムチヤート、第４図は従来のステツプモードに
おけるSSリード命令の制御用の回路を示す図で
ある。 １₁〜１₄，３₁〜３₃……命令、２，４，５……
リードサイクル、６……主記憶装置、７₁〜７₃…
…プロセツサ、８……情報転送用バス、９，１
０，１２，１３……レジスタ、１１，１４……選
択回路、１５〜１７……ゲート。

Claims (1)

【特許請求の範囲】
1. １ 主記憶装置と複数のプロセツサとが情報転送
   用バスを共有するごとく構成された系において、
   プロセツサがステツプモードで主記憶装置の内容
   を読み出す命令を実行するとき、主記憶装置から
   読み出した情報を該主記憶装置の内容を読み出す
   命令を実行するプロセツサ以外のいずれかのプロ
   セツサが自己のレジスタに格納し、該プロセツサ
   が該レジスタの内容を情報転送用バスが他の目的
   で使用される時間を除いて該情報転送用バスに送
   出し続けることを特徴とする情報処理装置。