JPS6013575B2 - プログラムカウンタ監視装置 - Google Patents

プログラムカウンタ監視装置

Info

Publication number
JPS6013575B2
JPS6013575B2 JP53035998A JP3599878A JPS6013575B2 JP S6013575 B2 JPS6013575 B2 JP S6013575B2 JP 53035998 A JP53035998 A JP 53035998A JP 3599878 A JP3599878 A JP 3599878A JP S6013575 B2 JPS6013575 B2 JP S6013575B2
Authority
JP
Japan
Prior art keywords
output
counter
program
program counter
prediction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53035998A
Other languages
English (en)
Other versions
JPS54128663A (en
Inventor
元四郎 金田
永二朗 伊原木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP53035998A priority Critical patent/JPS6013575B2/ja
Publication of JPS54128663A publication Critical patent/JPS54128663A/ja
Publication of JPS6013575B2 publication Critical patent/JPS6013575B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers
    • H03K21/40Monitoring; Error detection; Preventing or correcting improper counter operation

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 本発明は、ストアードプログラム方式の制御装置におけ
るプログラムカウンタの動作を監視する装置に関するも
のである。
電子計算機のようなストアードプログラム方式で制御装
置では、予め格納された制御プログラムをプログラムカ
ウン外こ従って演算させ、被対象システムの制御を行な
っているが、プログラムカウソタが何らかの原因で誤動
作すると制御系が混乱し制御不能となる。
そこで、プログラムカウンタの動作を監視することが必
要となる。プログラムカウンタの監視方式としては、従
釆、ソフトウェアによる方法およびハードウェアによる
方法がある。
ソフトウェアで行なう方法としては、一連の制御プログ
ラムの途中の特定の複数個所にチェック用プログラムを
挿入しておき、制御プログラムがプログラムカウンタ等
の不具合によって誤った場合に、その次のチェックプロ
グラムがその誤りを検出して異常信号を発生する方法が
考えられる。この方法には、チェックプログラム間の制
御プログラムの途中で誤信号が生じる虞れがあり、また
すべての故障パターンを監視できない欠点がある。次に
ハードウェアで行なう方法としては、プログラムカウン
タを2重化し、両カウンタの出力を比較し、出力に差異
があるか否かを検出する方法が考えられる。この方法で
は、カウンタ自体の計数誤り等の自己異常は検出できる
が、カウンタを制御するクロックパルスが誤った場合に
は両カウンタとも同時に誤った出力を生じるものでその
誤りを検出できない欠点が存する。本発明の目的は、上
述した欠点を排除し、プログラムカウンタ自体の不具合
およびこのカウンタを制御するクロツクパルスの誤りを
含むプログラムカウンタに関するすべての異常パターン
について監視することのできるプログラムカウンタ監視
装置を提供することにある。
かかる目的を達成するために、本発明は、クロックパル
スにより所定のプログラムに応じたカウンタ出力を生じ
るプログラムカゥンタの監視装置において、カウンタ出
力を供給され、跳躍命令のない場合には前記プログラム
カウンタのカウンタ出力の数値を歩進してプログラムス
テップを十1増加し、跳躍命令のある場合には跳躍先の
相対アドレスの数値をプログラムカウンタのカウンタ出
力の数値に加算する演算回路を有し、次のクロックパル
スにより設定されるべきカゥンタ数値を予知出力として
発生する予知回路と、予知回路からの予知出力を前記次
のク。
ックパルスの生起する前に読み込んで記憶しておく記憶
装置と、記憶装置に記憶された予知出力と次のクロック
パルスにより発生したプログラムカウンタからのカウン
タ出力とを受信し、カウンタ出力と記憶された予知出力
とを比較し、両出力の不一致時に監視出力を発生する比
較装置とを具備したことを特徴とするものである。以下
に図面により本発明を詳細に説明する。
本発明監視装置の1実施例を第1図に示す。第1図にお
いて、符号1は被監視装置としてのプログラムカウンタ
を示し、このカウンタ1には第2図Aに示すようなクロ
ックパルスCLKを加え、そのタイミングで、ストアー
ドプログラム収容メモリ中のアドレスを示すカウン夕出
力を取り出す。例えば第2図Aに示すように順次のクロ
ックパルスCLKによりアドレス1000番地、100
1番地、1002番地(誤出力)、100窃蚤地を発生
していく。カウンタ1の出力を予知回路2に加える。予
知回路2は、例えばジャンプやスキップ等の跳躍命令が
ない場合にはプログラムカウンタの出力数値に常に十1
を加算し、跳躍命令がある場合にはプログラムカウンタ
に従って演算を行なっている蝿子計算機やマイクロコン
ピュータ等のストアードプログラム方式制御装置の命令
(プログラム)解読装置からの数値、すなわち母線墓先
のアドレスを相対アドレスで示した信号ADを制御装置
3から受信し、この数値をプログラムカウンタ1の出力
数値に加算する加算回路で構成でき、この予知回路2に
より次のクロツクパルスCLKのタイミングでセットさ
れるべきプログラムカウンタの数値を発生させる。カウ
ンタ1が次のステップに切り換わる前に、予知回路2か
らの予知出力を記憶装置4にメモリクロックパルスCL
KM(第2図C参照)のタイミングで転送(読み込み)
し、ここに一時記憶する。記憶装置4を、収容(記憶)
されている予知出力が常時出力されるような構成として
、その記憶予知出力M(第2図D参照)を比較装置5の
一方の入力端子には上記プログラムカゥンタ1からの出
力数値Cを加え、これら両入力が一致するか否かを比較
クロックパルスCLKC(第2図E参照)のタイミング
で照合し、不一致の場合に監視出力FAU(第2図F参
照)を発生する。上記クロックパルスCLKMおよびC
LKCは、クロックパルスCLKに対して所定の位相差
を有する他のクロツクパルスの発振源を有する上述した
制御装置3より取り出すものとする。以上のように構成
した本発明監視装置の動作を第2図AないしFを参照し
て説明する。跳躍命令がない場合には、予知回路2にお
いて常にプログラムカウンタ1からの出力数値に十1を
加算させておき、プログラムカウンタ1がクロツクパル
スCLKにより次のステップに移る前に、上記加算結果
をメモリクロックパルスCLKMのタイミングで記憶装
置4に転送しここに一時記憶する。
記憶装置4の記憶内容、すなわち上記加算結果の形態の
記憶予知出力Mは記憶装置4をフリップフロップ回路等
によって構成することにより比較装置5に常時出力され
る。それに引き続いてクロックパルスCLKにより1ス
テップ歩進した、すなわち当該予知の対象となるステッ
プにおけるカウンタ出力Cが取り出され、両出力Mおよ
びCが一致するか不一致であるかを、比較装置5におい
て、比較クロックパルスCLKCのタイミングで、すな
わちフ。。グラムカウンターが当該予知の対象となるス
テップに移るのとほぼ同時のタイミングで、上記出力M
およびCのうち第2図BおよびDの斜線を付した部分に
おいて、判定する。第2図AないしFに示すように、ア
ドレス100抗蚤地および1001番地については、比
較クロックパルスCLKCの生起時に出力CおよびMの
双方ともアドレス100巧蚤地および1001番地を示
しているので比較装置5からは監視出力FAUが発生し
ない。次のアドレス1002蚤地については、第2図A
に示すように、何らかの異常原因によりクロックパルス
CLKの発生が途中で中止されて1003番地に対する
クロツクパルスCLKが発生したものとする。この場合
、前ステップにおいては、1001番地についてのカワ
ンタ出力が予知回路2に供孫合されているので記憶装置
4には1002番地に相当する予知出力が記憶されてお
り、記憶装置からは第2図Dに示すように1002蚤地
の記憶予知出力Mが出力される。他方、プログラムカウ
ン夕1からの出力数値Cは第2図Bに示すように取り出
され「1002蚤地出力は短時間しか生じないので10
02番地のプログラムは実施されず、直ちに100ヌ蚤
地出力に変わるので、比較クロックパルスCLKCの生
起時にはカウンタ出力Cと記憶予知出力Mとは一致せず
、第2図Fに示すように、監視出力FAUが発生する。
監視出力FAUは、100帯電地のプログラムが実行さ
れる前に発生するものとする。従って、この場合には、
1002蟹地、1002番地のプログラムは実行されず
、監視出力FAUは中央演算装置に供給され異常処理が
なされ、プログラムのアドレスを割込みなどで所定位置
、例えば100仮蚤地へ戻し、このアドレスより再びプ
ログラムを実行していき、第2図AないしFに示すよう
に監視出力FAUは発生しない。跳躍命令がある場合に
は、制御装置3から跳躍先の相対アドレス信号ADが予
知回路2に供給され、プログラムカウンタ1の出力数値
に加算され、その加算結果が記憶装置4に記憶される。
プログラムカウンタ1からは、次のクロツクパルスCL
Kにより跳躍先のアドレスを示すカゥンタ出力Cが得ら
れ、この出力Cと記憶装置4から読み出された跳躍先ア
ドレスを示す記憶予知出力Mとが比較装置5において比
較される。以下、跳躍命令のない場合と同様の処理過程
が繰り返される。なお、跳躍先の相対アドレスを上述し
た命令解読装置から得る代わりに、命令解読時に鷲額劃
こ関する解読出力のみを取り出す個別の装置を設け、該
装置からの相対アドレス数値を予知回路2に転送するよ
うにすることもできる。以上のように、本発明によれば
、プログラムカウンタの数値に対して常に次のステップ
のアドレスを予知出力として取り出し、プログラムカウ
ンタから当該ステップについてのカウンタ出力が取り出
されたときに、かかるカウンタ出力と上記予知出力とを
比較し両出力が一致するか否かを常に監視するので、プ
ログラムカウンタ自体の異常のみならずクロックパルス
の異常も含めてプログラムカウンタ出力のすべてのパタ
ーンについて不具合を監視することができる。
なお、本発明は、プログラムカウンタのみならずいかな
る種類のカウン外こも適用して同様の監視を行なうこと
ができる。
【図面の簡単な説明】
第1図は本発明プログラムカゥンタ監視装置の1実施例
の構成を示すブロック図、および第2図AないしFはそ
の各部信号波形を示す信号波形図である。 1……プログラムカウンタ、2……予知回路、3・・・
・・・制御装置、4・・・・・・記憶装置、5・・・・
・・比較装置。 第1図 第2図

Claims (1)

  1. 【特許請求の範囲】 1 クロツクパルスにより所定のプログラムに応じたカ
    ウンタ出力を生じるプログラムカウンタの監視装置にお
    いて、 前記カウンタ出力を供給され、跳躍命令のない
    場合には前記プログラムカウンタのカウンタ出力の数値
    を歩進してプログラムステツプを+1増加し、跳躍命令
    のある場合には跳躍先の相対アドレスの数値を前記プロ
    グラムカウンタのカウンタ出力の数値に加算する演算回
    路を有し、次のクロツクパルスにより設定されるべきカ
    ウンタ数値を予知出力として発生する予知回路と、 該
    予知回路からの予知出力を前記次のクロツクパルスの生
    起する前に読み込んで記憶しておく記憶装置と、 該記
    憶装置に記憶された予知出力と前記次のクロツクパルス
    により発生した前記プログラムカウンタからのカウンタ
    出力とを受信し、当該カウンタ出力と前記記憶された予
    知出力とを比較し、両出力の不一致時に監視出力を発生
    する比較装置とを具備したことを特徴とするプログラム
    カウンタ監視装置。 2 特許請求の範囲第1項記載の装置において、前記プ
    ログラムカウンタにより制御されるプログラムをもつ制
    御装置の命令解読装置から前記相対アドレスの数値を取
    り出して前記予知回路に供給するようにしたことを特徴
    とするプログラムカウンタ監視装置。
JP53035998A 1978-03-30 1978-03-30 プログラムカウンタ監視装置 Expired JPS6013575B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53035998A JPS6013575B2 (ja) 1978-03-30 1978-03-30 プログラムカウンタ監視装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53035998A JPS6013575B2 (ja) 1978-03-30 1978-03-30 プログラムカウンタ監視装置

Publications (2)

Publication Number Publication Date
JPS54128663A JPS54128663A (en) 1979-10-05
JPS6013575B2 true JPS6013575B2 (ja) 1985-04-08

Family

ID=12457466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53035998A Expired JPS6013575B2 (ja) 1978-03-30 1978-03-30 プログラムカウンタ監視装置

Country Status (1)

Country Link
JP (1) JPS6013575B2 (ja)

Also Published As

Publication number Publication date
JPS54128663A (en) 1979-10-05

Similar Documents

Publication Publication Date Title
JP2526688B2 (ja) プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法
JP2000513468A (ja) 同期化方法
JPS6013575B2 (ja) プログラムカウンタ監視装置
JPH1063541A (ja) コンピュータシステムのプログラム暴走監視装置
JP2007011639A (ja) 入出力制御装置,情報制御装置,入出力制御方法及び情報制御方法
JPS5855535B2 (ja) 車両用マルチコンピユ−タ装置
JPH0450616B2 (ja)
JPS6118045A (ja) プログラムの暴走検出方式
JPH0251742A (ja) プログラム暴走防止方式
JPH04138532A (ja) 暴走検出回路
JPH0370672A (ja) 電子連動装置
JPS62221729A (ja) マイクロプログラム制御方式
JPH053016B2 (ja)
JPH01209516A (ja) タイマの動作監視方式
JPS63155330A (ja) マイクロプログラム制御装置
JPS58114146A (ja) プロセツサ暴走検出方式
JPS58107970A (ja) マイクロプロセツサの動作監視方式
JPS60252963A (ja) 状態監視制御方式
JPS63254501A (ja) シ−ケンス制御装置
JPS6174034A (ja) カウンタの障害回復方式
JPH06222960A (ja) Cpuリセット回路
JPH0448332A (ja) 情報処理装置
JPH02189666A (ja) マイクロコンピュータの制御回路
JPH053017B2 (ja)
JPH03111945A (ja) プログラマブル制御装置