JPH01162947A - トレース制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　要〕 コンピュータシステムの試験、あるいは性能測定等に必
要なトレースデータを主記憶装置内の一部領域に格納す
るためのトレース制御装置に関し、主記憶装置へのアク
セスを制御するだめの主記憶制御’ＪＩｌ装置内の各種
レジスタを利用し、簡単なハードウェアを追加するのみ
で充分な量のトレースデータを格納することにより専用
のトレーサを用いる場合と比較してハードウェア設計労
力、コストを大幅に軽減することを目的とし、 主記憶制御装置の内部に、該主記憶制御装置をトレース
モードに設定するトレースモード設定手段と、前記トレ
ースモード期間中においてトレーススタート信号入力時
からトレースストップ信号入力時までデータライト指示
信号を出力するトレースデータライト指示手段と、前記
トレースモード期間中に通常バスからのデータの代わり
にトレースデータパスからのデータを主記憶装置内の一
部領域に格納するために出力するデータ切換手段とを有
するように構成する。

〔産業上の利用分野〕

本発明はコンピュータシステムの試験、あるいは性能測
定等のために、システム稼働中のある時点、例えば誤動
作時点より前のシステムデータ、すなわちトレースデー
タを得るためのトレース制御装置に関し、特に、一般に
複数台存在する主記憶制御装置の１台をトレースモード
に設定し、その主記憶制御装置によって制御される主記
憶装置内の一部領域にトレースデータを格納するトレー
ス制御装置に関する。

〔従来の技術〕

コンピュータシステムにおいて、例えば何らかのシステ
ムエラーが発生した場合にエラー発生時点以前のシステ
ム情報を分析し、エラー原因を追求するためにシステム
情報をトレースしておく必要がある。またシステムエラ
ー以外にも、例えばメモリへのアクセス所要時間のチエ
ツクのようにシステムの性能を測定する場合にもシステ
ム情報のトレースが必要となる。

本発明では、主記憶装置　（ＭＳＵ）　、主記憶装置へ
のアクセスを制御する主記憶制御装置（ＭＡＣ）、及び
ＭＡＣに対してコモンバスを介してＭＳＵ上のコマンド
及びデータを送受信する装置（ＵＮＩＴ）とをそれぞれ
複数台有するシステムを対象とする。そのようなシステ
ムにおいてコモンバスの障害、すなわちコモンバスに接
続されているメモリ等のすべての装置（ソフトも含む）
の障害の原因を追求するためにはコモンバス上の情報を
トレースデータとして残しておく必要がある。

また前述の複数のＵＮＩＴが同時にアクセスした場合の
コモンバスの混雑による処理遅れ等の性能測定のために
もトレースデータが必要である。

従来はシステム稼働中のある時点、または誤動作発生時
点以前のコモンバス上のデータはコモンバスに接続され
た各種装置内にあるコモンバス送受信用レジスタの内容
により知るか、あるいはコモンバス情報のトレース専用
に設計されたトレーサをコモンバスに接続し、トレース
データをトレーサ内のメモリに残すことによって知る方
式を用いていた。

専用のトレーサを用いるトレース方式の従来例ブロック
図を第５図に示す。同図でコモンバスには主記憶装置（
ＭＳＵ）３１　ａ〜３１　ｎ、主記憶制御装置（ＭＡＣ
）　３２　ａ　〜３２　ｎ、及びＭＡＣに対してコモン
バスを介してデータ等を送受信する装置（ＵＮＩＴ）３
３ａ〜３３ｎがそれぞれ複数台接続されている。またコ
モンバスにトレーサ３４が接続され、トレーサ３４内の
メモリに記憶されたトレースデータは障害発生時、ある
いはシステム性能測定時等にトレースデータ解析装置３
５によって解析される。

〔発明が解決しようとする問題点〕

前述のようなシステムエラーの分析、システム試験、ま
たはシステム性能測定等のためのトレースデータとして
は、その目的達成のために充分なデータ量が必要であり
、しかもそのデータは可能な限り低コストで、かつ省力
化されて得られることが望ましい。

前述のコモンバスに接続された各種装置内にある送受信
用レジスタの内容をトレースデータとする場合には、短
時間の情報しか得られないためにデータ量が充分でない
という問題がある。またコモンバスに専用のトレーサを
接続する方式ではデータ量は充分にとれるが、トレーサ
をシステム自体の構成装置とは別に作る必要があり、そ
の設計に労力を要し、またハードウェア上のコストも高
くなるという問題点がある。

本発明は、上述の問題点に鑑み、主記憶制御装置内の各
種レジスタ等を利用し、かつ主記憶装置の一部領域にト
レースデータを格納することにより、簡単なハードウェ
アを追加するのみで充分なデータ量を格納可能とし、し
かもハードウェア上のコストを大幅に軽減したトレース
制御装置を提供することを口約とする。

〔問題点を解決するための手段〕

前述のように、本発明は第５図に示したような主記憶装
置（ＭＳＵ）、主記憶制御装置（ＭＡＣ）、及びＭＡＣ
に対してコモンバスを介してデータ等を送受信する装置
（ＵＮ　Ｉ　Ｔ）とをそれぞれ複数台有するシステムに
おいて、一台の主記憶装置内！　（ＭＡＣ）の内部にト
レースモード設定等のためのハードウェアを追加し、ま
た一台の主記憶装置ｆ（ＭＳＵ）の−線領域をトレース
データ格納のために用いる。

第１図が本発明のトレース制御装置の原理ブロック図で
ある。実線内がトレース制御装置であり、破線で示す主
記憶制御装置（ＭＡＣ）内に設けられる。ＭＡＣ内のＭ
Ｓコマンドレジスタ４、ＭＳライトデータレジスタ５以
外の要素は省略しである。トレースモード設定手段１は
この主記憶制御装置（ＭＡＣ）がＭＡＣとしての通常動
作を中止してトレース動作を行うトレースモードを設定
する。トレースデータライト指示手段２はＭＡＣがトレ
ースモートにあるとき、例えば図示しない中央処理装置
（ＣＰ　Ｕ）からのトレーススタート信号入力時からト
レースストップ信号入力時点までの期間、トレースデー
タを主記憶装置（ＭＳｔＪ）に格納するためのデータラ
イト動作をＭＳコマンドレジスタ４に指示するためのも
のである。またデータ切換手段３はＭＳライトデータレ
ジスタ５に出力するデータとして、トレースデータパス
上のデータと通常データパス上のデータとを切り換える
ものである。

〔作　　　用〕

第１図において、トレースモード設定手段１は、システ
ム試験時等において、例えばトレースモードフラグによ
り、主記憶制御装置（Ｍ　Ａ　Ｃ）をトレースモードに
設定する。トレースモード設定期間中において、トレー
スライト指示手段２は、トレーススタート信号入力時点
からトレースストップ信号入力時点まで、ＭＳコマンド
レジスタ４にトレースデータライト動作を指示し続ける
。トレースモード設定手段１の出力により、データ切換
手段３はトレースデータパス上のデータをＭＳライトデ
ータレジスタ５に出力し、そのデータはＭＳデータパス
を経由して主記憶装置内のトレースデータ格納領域にラ
イトされる。

トレースデータとしては、例えば図示しないコモンバス
受信レジスタに毎サイクルセットされるコモンバス上の
情報を、あるいはコモンバスにのらない各種の制御情報
、データ保護のためのキー情報をとることが可能であり
、またこれらのデータは主記憶装置だけでなく、例えば
キー記憶装置内の一部領域に格納することもできる。

このように本発明のトレース制御装置を用いることによ
り、システム本来の動作に不可欠な主記憶装置ｚ主記憶
制御装置を最大限に活用してトレースデータを得ること
ができる。

〔実　　施　　例〕

第２図に本発明の実施例ブロック図を示す。同図には本
発明のトレース制御装置とともに主記憶制御装置（ＭＡ
Ｃ）内部の各種レジスタおよび主記憶（ＭＳ）２９、キ
ー記憶（ＫＳ）３０を示す。

同図でトレース制御装置は６個のアンド回路１１ａ〜ｌ
ｌｆ、リセットセットフリップフロップ（Ｒ５−ＦＦ）
１２．２個のオア回路ｔ３ａ、ｔ３ｂ、エンコーダ１４
．２個のセレクタ１５．１６から成る。ＭＳコマンドレ
ジスタ２１、コモンバス受信レジスタ２２、ＭＳライト
データレジスタ２３、ＫＳライトデータレジスタ２４、
ＭＳアドレスカウンタ２５、ＭＳＩＪ−ドデータレジス
タ２６、Ｋ　Ｓ　＋Ｊ−ドデータレジスタ２７、リフレ
ッシュ制御部２８は主記憶制御装置（ＭＡＣ）の本来の
動作、すなわち主記憶装置に対するアクセスの制御のた
めに備えられているものである。

本実施例ではトレースデータとしてコモンバス上のデー
タとコモンバスにのらない制御情報とを区別し、コモン
バス上のデータはコモンバス受信レジスタ２２にセント
された後、ＭＳライトデータレジスタ２３を介してＭＳ
アドレスカウンタ２５によって指定されたＭＳ２９の領
域に格納される。それと同時に格納されたデータ量に応
じてＭＳアドレスカウンタ２５は更新され、次にトレー
スデータを格納すべき領域が指定される。

一方、コモンバスにのらない情報はＫＳライトデータレ
ジスタ２４にセットされ、ＫＳライトデータパスを経由
してキー記憶（ＫＳ）３０内でＭＳアドレスカウンタ２
５の指定するトレースデータ格納領域にライトされる。

ここでＫＳ３０に格納されるデータはコモンバスにのら
ないデータである。例えばコモンバスの幅がデータの幅
と同じであるとすると、コモンバスの情報がデータであ
るかコマンドであるかの別を示すＴＡＧ　（２ビツト）
、主記憶制御装置（ＭＡＣ）にどのＵＮＩＴ（２３３〜
２３ｎ）からのデータが送受信されるかを示すリクエス
ト信号（ＵＮＩＴの台数だけ必要）等の制御情報その他
、例えば１２ビット程度のデータはＫＳ３０に格納され
る。もしＫＳ３０を用いない場合にはこれらの制御情報
等をコモンバス上のデータを削ってＭＳ２９に格納する
必要がある。

次に、第２図を用いてトレースデータのライト動作を説
明する。まずトレースモードフラグが“１”になるとア
ンド回路１１ａ、ｌｌｂ、１１Ｃのそれぞれ一つの入力
に　　“ｌ”が入力すると同時にセレクタ１５．１６を
トレースモードとし、セレクタ１５はコモンバス受信レ
ジスタ側、セレクタ１６は制御情報側に切り換えられ、
ともに通常バスは切り離される。その後、図示しない中
央処理装置（ＣＰ　Ｕ）からトレーススタート信号がア
ンド回路１１ａに入力すると、アンド回路１１ａは“１
”をリセットセットフリップフロップ（Ｒ３ＬＦＦ）１
２に出力し、その出力Ｑを１″、Ｑを“０”にセットす
る。Ｑ出力はトレースランフラグに相当し、その値“１
”は、オア回路１３ａに入力し、その出力を“１”とし
、エンコーダ１４を経由してＭＳコマンドレジスタ２１
にトレースデータライトを指示し、コモンバス上データ
のＭＳ２９のトレース使用領域へのライトが開始される
。また、ＫＳ３０に対してはオア回路１３ａの出力がラ
イトタイミングを指示し、ＫＳ３０へ制御情報その他の
データがライトされる。

一方、Ｒ３−ＦＦ　１２の石出力はアンド回路１１ｄ、
ｌｉｅ、ｌｌｆのそれぞれ一人力になっており、通常ラ
イト指示、通常リード指示、及びリフレッシュ制御部は
無効となり、トレースデータのライト動作のみが続行さ
れる。なおリフレッシュ動作の停止についての詳細は後
述する。このような状態でトレースデータのライト動作
が続行され、例えばＣＰＵからトレースストップ信号が
入力するとアンド回路１１ｂの出力が“１“となり、こ
れがＲ３−ＦＦ　１２のリセント端子に入力するためＲ
３−ＦＦ　１２は反転し、Ｑ出力は“０”となる。その
結果オア回路１３ａの出力は“０″となり、トレースデ
ータライトは停止される。

上述のトレースデータのライト動作タイミングを第３図
に示す。同図でトレースモードフラグがオンであり、ト
レーススタート信号の入力によりトレースランフラグが
オン、すなわち第２図でＲ３−ＦＦ　１２のＱ出力が１
″となり、トレースストップ信号の入力までその状態に
維持される。

一方コモンバス上のデータＡ、Ｂ、Ｃ・・・は１クロツ
ク遅れてコモンバス受信レジスタ２２に、また、更に１
クロツク遅れてＭＳライトデータレジスタ２３にセント
される。ＭＳコマンドレジスタ２１はトレースランフラ
グがオンの期間中ライト動作を指示しており、ＭＳコマ
ンドバスを経由してＭＳ’２９にデータライトが指示さ
れる。ＭＳアドレスカウンタ２５はＭＳライトデータレ
ジスタ２３にセットされたデータＡ、　　Ｂ’、　　Ｃ
，・・・に対応して、これらのデータをライトすべきＭ
Ｓ２９上のアドレスをＯ，Ｓ、Ｘ、　　“１０″、・・
・とじて出力し、このアドレスがＭＳアドレスバスを経
由してＭＳ２９に入力し、ＭＳライトデータパスを経由
するデータがライトされる。ここでアドレスのＸは１６
進を意味する。

前述のようにトレースデータのライト動作はリフレッシ
ュ制御も無効となるが、これは本実施例で、ＭＳ２９及
びＫＳ３０上のトレース使用領域をリフレッシュサイク
ルの一周期以内で循環可能な領域に限定するためである
。すなわちＭＳ２９及びＫＳ３０としてＤＲＡＭを使用
する場合に、トレースデータを保存するためにはリフレ
ッシュが必要であるが、本実施例ではリフレッシュ周期
内でライト可能なデータをトレースデータとし、リフレ
ッシュを不要とし、リフレッシュの毎サイクルにおいて
新しいトレースデータをライトする。

但し、リフレッシュを不要とするのはトレースランフラ
グ、すなわちＲ３−ＦＦ　１２のＱ出力が“１”である
時のみで、これが“０３の時にはリフレッシュが再開さ
れ、トレース情報は保存される。ここで例えばｌワード
のトレース周期を２０００３、リフレッシュ周期を８ｍ
ｓとすると１３ｍ５で循環可能な領域は最大で、 となり、トレースデータ量としては充分と考えられる。

次にトレースデータのリードについては、一般にデータ
をデイスプレィで参照するか、又はプリンタに打ち出す
ためにアクセス時間は問題とならない。従ってリード用
の通常バスを用いてｌワードずつライトデータレジスタ
にセントし、それをリードすればよい。すなわち第２図
でトレースモークフラグをオンとし、トレースリード信
号をアンド回路１１ｃに入力させる。このときアンド回
路１１ｃへの第３の入力、すなわちＲ３−ＦＦＩ２のＱ
出力は“１”となっているので、アンド回路１１Ｃの出
力は“ｌ”となり、これがオア回路１３ｂに入力してＭ
Ｓコマンドレジスタ２１にリード動作が指示される。Ｍ
Ｓ２９およびＫＳ３０からそれぞれＭＳリードレジスタ
２６およびＫＳリードデータレジスタ２７を経由してト
レースデータがリードされる。

トレースデータのリード動作タイミングは第４図に示さ
れる。同図でトレースモードフラグはオンであるが、第
２図のＲ３−ＦＦ　１２のＱ出力は“０”であり、トレ
ースランフラグはオフである。

トレースリード信号が入力すると、ＭＳコマンドレジス
タ２１、ＭＳコマンドバスを経由してリード動作が指示
される。ＭＳアドレスカウンタ２５の指示するアドレス
“α”上の１ワード（８バイト）のデータ″Ａ″がＭＳ
リードレジスタ２６にセットされてリードされる。適当
な時間間隔をおいて、ＭＳ上の次のアドレス“α＋８″
にあるデータ“Ｂ”がリードされ、以下同様の動作が繰
り返される。

以上詳細に説明したように、本発明ではシステム本来の
動作に不可欠の主記憶装置（ＭＳＵ）、主記憶制御装置
（ＭＡＣ）を最大限活用してトレース動作を行うが、シ
ステム試験、システム性能測定のためのトレースデータ
の解析については、従来の専用トレーサを用いる場合と
全く同様であり、必要に応じてトレースデータ解析装置
により解析を行うことになる。

〔発明の効果〕

本発明のトレース制御装置を用いることにより、専用の
トレーサを用いる場合と比較して設計労力、コストを大
幅に軽減することができ、しかも充分な量のトレースデ
ータを得ることが可能となる。

【図面の簡単な説明】

第１図は本発明のトレース制御装置の原理ブロック図、 第２図は本発明の実施例のブロック図、第３図はトレー
スデータライト動作のタイムチャート、 第４図はトレースデータリード動作のタイムチャート、 第５図は専用トレーサを用いたトレース方式従東側ブロ
ック図である。 １１８〜１１「・・・アンド回路、 １２・・・リセットセットフリップフロップ（Ｒ５−Ｆ
Ｆ）、 １３ａ、１３ｂ・・・オア回路、 １５．１６・・・セレクタ、 ２９．３１ａ　〜３１ｎ−主記憶装置（ＭＳＵ）、 ３０・・・キー記憶（ＫＳ）、 ３２ａ　〜３２ｎ＝主記憶制御装置（ＭＡＣ）、３４・
・・トレーサ。 特許出願人　　　富士通株式会社

Claims (1)

1. 【特許請求の範囲】 １）主記憶装置へのアクセスを制御する主記憶制御装置
   の内部に、該主記憶制御装置をトレースモードに設定す
   るトレースモード設定手段（１）と、前記トレースモー
   ド期間中においてトレーススタート信号入力時からトレ
   ースストップ信号入力時までデータライト指示信号を出
   力するトレースデータライト指示手段（２）と、前記ト
   レースモード期間中に通常パスからのデータの代わりに
   トレースデータパスからのデータを主記憶装置内の一部
   領域に格納するために出力するデータ切換手段（３）を
   有することを特徴とするトレース制御装置。 ２）前記主記憶装置及び前記主記憶制御装置をそれぞれ
   複数台有するシステムにおいて、それぞれ一台の主記憶
   装置と主記憶制御装置とをデータトレースに用いること
   を特徴とする特許請求の範囲第１項記載のトレース制御
   装置。 ３）前記トレースデータパスはコモンバスからのデータ
   パスとコモンバスにのらないデータのパスとの２本から
   成り、それぞれのデータパスに対してデータ切換手段（
   ３）を有し、コモンバス上のデータを主記憶装置に、ま
   たコモンバスにのらないデータをキー記憶装置に格納す
   ることを特徴とする特許請求の範囲第１項記載のトレー
   ス制御装置。