JPS62100838A - プログラム制御装置 - Google Patents
プログラム制御装置Info
- Publication number
- JPS62100838A JPS62100838A JP24118185A JP24118185A JPS62100838A JP S62100838 A JPS62100838 A JP S62100838A JP 24118185 A JP24118185 A JP 24118185A JP 24118185 A JP24118185 A JP 24118185A JP S62100838 A JPS62100838 A JP S62100838A
- Authority
- JP
- Japan
- Prior art keywords
- time
- program
- cycle
- value
- system timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は一次遅れ制御などの函数演算命令を実行する
場合のプログラム実行時間周期を管理するプログラム制
御装置に関する。
場合のプログラム実行時間周期を管理するプログラム制
御装置に関する。
第２図は従来のプログラム制御装置のブロック接続図で
あり、図において、１はプログラムを実行する中央処理
装置（以下ＣＰＵという）、２はバス、３はプログラム
の実行に必要なプログラム情報を記憶するプログラムメ
モリ、４はプログラムの実行による入出力情報を記憶す
るデータメモリ、５はアキュムレータ、６はプログラム
の実行周期を管理するシステムタイマーである。
あり、図において、１はプログラムを実行する中央処理
装置（以下ＣＰＵという）、２はバス、３はプログラム
の実行に必要なプログラム情報を記憶するプログラムメ
モリ、４はプログラムの実行による入出力情報を記憶す
るデータメモリ、５はアキュムレータ、６はプログラム
の実行周期を管理するシステムタイマーである。
次に動作について説明する。
まず、上記のＣＰＵ Ｉ Ｋはプログラムの実行周期を
管理するため、システムタイマー６が上記のように接続
されており、システムタイマー６はプログラムにて予め
設定された時間ｔ＋毎に信号を発生し、ＣＰＵ１に１定
時間が経過したことを知らせる。
管理するため、システムタイマー６が上記のように接続
されており、システムタイマー６はプログラムにて予め
設定された時間ｔ＋毎に信号を発生し、ＣＰＵ１に１定
時間が経過したことを知らせる。
一方、ＣＰＵ１はプログラムメモリ３よシ所定のプログ
ラムを読み出し、これを実行して、アキュムレータ５よ
りバス２を経由して入力装置（図示しない）やデータメ
モリ４に実行に必要な入力信号や実行結果を取込む。こ
こで、あるアドレスのＰＩ命令の実行動作を例にとって
説明する。
ラムを読み出し、これを実行して、アキュムレータ５よ
りバス２を経由して入力装置（図示しない）やデータメ
モリ４に実行に必要な入力信号や実行結果を取込む。こ
こで、あるアドレスのＰＩ命令の実行動作を例にとって
説明する。
今、仏座関数ｃ−に、 （１＋ Ｓ 、 Ｔρのような
ＰＩ動作を行う命令の実行において、プログラム周期毎
の出力ＹＮは、 ＹＮ ＝ Ｋ＋ Ｘ ＸＮ ＋ ＩＮ で求められる
。但し、Ｋｌはゲイン、ＸＮは今回入力、ＩＮは積分出
力である。
ＰＩ動作を行う命令の実行において、プログラム周期毎
の出力ＹＮは、 ＹＮ ＝ Ｋ＋ Ｘ ＸＮ ＋ ＩＮ で求められる
。但し、Ｋｌはゲイン、ＸＮは今回入力、ＩＮは積分出
力である。
また、積分出力ＩＮは、
る。但し、ｌＮ−１は前回積分値、ΔＴはサンプリング
時間、Ｔ１は積分時間、ＸＮ−１は前回入力、Ｋｚはゲ
インである。
時間、Ｔ１は積分時間、ＸＮ−１は前回入力、Ｋｚはゲ
インである。
とのＰＩ命令に必要な定数Ｋｌ＋ Ｋｚ ＊ Ｔ ｔは
予めデータメモリの中にｆｎ−ｆ＋ｓ として図示のよ
うに格納されている。同様に、プログラム実行能力で決
定されるサンプリング時間ΔＴもｆｌａとして、データ
メモリの中に予め定数として格納しておき、ＰＩ命令を
実行する際に、ＣＰＵ １にこれらの定数を転送するこ
とにより、ＰＩ命令の演算出力を得る様になっている。
予めデータメモリの中にｆｎ−ｆ＋ｓ として図示のよ
うに格納されている。同様に、プログラム実行能力で決
定されるサンプリング時間ΔＴもｆｌａとして、データ
メモリの中に予め定数として格納しておき、ＰＩ命令を
実行する際に、ＣＰＵ １にこれらの定数を転送するこ
とにより、ＰＩ命令の演算出力を得る様になっている。
ここで、システムタイマー６に設定するサイクルタイム
ｔｌ及びＰＩ命令に必要なサンプリング時間ｆ１４＝サ
イクルタイムｔｌは、同様にデータメモリ４の中に格納
されている。
ｔｌ及びＰＩ命令に必要なサンプリング時間ｆ１４＝サ
イクルタイムｔｌは、同様にデータメモリ４の中に格納
されている。
従来のプログラム制御装置は以上のように構成されてい
るので、時間関数命令の実行では、サイクル時間が予め
定数として複数のメモリに格納されておシ、サンプリン
グ時間に変更を必要とする場合には、その変更のために
手間を要するのみならず、１部の修正もれにより、命令
実行上誤換算の原因となっていた。すなわち、実際のサ
イクルタイムとメモリに格納されたサイクルタイムとの
各位が異る場合には、積分時間Ｔ１の誤差となって現わ
れる。また、他の雑多な定数が混在しておシ、誤操作等
による設定誤シの発生率が高いなどの問題点があった。
るので、時間関数命令の実行では、サイクル時間が予め
定数として複数のメモリに格納されておシ、サンプリン
グ時間に変更を必要とする場合には、その変更のために
手間を要するのみならず、１部の修正もれにより、命令
実行上誤換算の原因となっていた。すなわち、実際のサ
イクルタイムとメモリに格納されたサイクルタイムとの
各位が異る場合には、積分時間Ｔ１の誤差となって現わ
れる。また、他の雑多な定数が混在しておシ、誤操作等
による設定誤シの発生率が高いなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、実測時間周期にもとづいて時間函数命令を誤
シなく実行可能にするプログラム制御装置を得ることを
目的とする。
たもので、実測時間周期にもとづいて時間函数命令を誤
シなく実行可能にするプログラム制御装置を得ることを
目的とする。
この発明にかかるプログラム制御装置は、プログラムの
実行周期を一定に管理するシステムタイマーの設定値を
、時間周期の実測値によ）更正して、中央処理装置内の
レジスタに記憶させ、このレジスタの記憶値を時間函数
命令のプログラム演算上必要とする実行時間周期として
使用するように構成したものである。
実行周期を一定に管理するシステムタイマーの設定値を
、時間周期の実測値によ）更正して、中央処理装置内の
レジスタに記憶させ、このレジスタの記憶値を時間函数
命令のプログラム演算上必要とする実行時間周期として
使用するように構成したものである。
この発明におけるプログラム制御装置は、システムタイ
マーで設定するサイクルタイムをＣＰＵの内部レジスタ
に格納し、時間函数命令実行時に上記内部レジスタに格
納したサイクルタイムの管理を一元化し、実際に上記時
間函数命令の実行が１周するに必要な時間を実測し、こ
の実測値にもとづくサイクルタイムを上記内部レジスタ
に格納して、時間函数命令を実行させるようにする。
マーで設定するサイクルタイムをＣＰＵの内部レジスタ
に格納し、時間函数命令実行時に上記内部レジスタに格
納したサイクルタイムの管理を一元化し、実際に上記時
間函数命令の実行が１周するに必要な時間を実測し、こ
の実測値にもとづくサイクルタイムを上記内部レジスタ
に格納して、時間函数命令を実行させるようにする。
以下、この発明の一実施例を図について説明する０
第１図において、７はＣＰＵ １の内部に設けられたメ
モリ群からなる内部レジスタ、８はＣＰＵ １がプログ
ラムを１周するに必要なサイクルタイムΔｔを較正する
ための自動較正器で、予め設定されたサンプリング時間
ｔｌがＣＰＵ １の実サイクルタイムと不一致の場合の
較正機能を有する。なお、このほかの第２図に示したも
のと同一の構成部分には同一符号を付しその重複する説
明を省略する。
モリ群からなる内部レジスタ、８はＣＰＵ １がプログ
ラムを１周するに必要なサイクルタイムΔｔを較正する
ための自動較正器で、予め設定されたサンプリング時間
ｔｌがＣＰＵ １の実サイクルタイムと不一致の場合の
較正機能を有する。なお、このほかの第２図に示したも
のと同一の構成部分には同一符号を付しその重複する説
明を省略する。
次に動作について説明する。
いま、サンプリングタイムΔＴを、システムタイマー６
で予めプログラム設定した時間１．としくΔ’ｒ＝ｔｔ
）、これを予め内部レジスタ７に設定しておく。ここで
実際に、システムタイマー６が作動を開始すると、シス
テムタイマー６が１定時間間隔で発生するタイムアツプ
信号の発生間隔を自動較正器８にて実測する。この結果
、予め内部レジスタ７に設定された時間値ｔｉと実測値
とが異る場合には、自動較正器７が実測した時限値を正
しい時間ｔ１として、内部レジスタ７に書き込む。この
動作によ）、函数命令の実行に使用されるサンプリング
時間ΔＴは、常に実プログラムの実行周期と一致した時
間を使用することになり、情報管理の一元化と合わせて
、誤設定、誤演算の防止と、データメモリー４の節約に
も役立つ。
で予めプログラム設定した時間１．としくΔ’ｒ＝ｔｔ
）、これを予め内部レジスタ７に設定しておく。ここで
実際に、システムタイマー６が作動を開始すると、シス
テムタイマー６が１定時間間隔で発生するタイムアツプ
信号の発生間隔を自動較正器８にて実測する。この結果
、予め内部レジスタ７に設定された時間値ｔｉと実測値
とが異る場合には、自動較正器７が実測した時限値を正
しい時間ｔ１として、内部レジスタ７に書き込む。この
動作によ）、函数命令の実行に使用されるサンプリング
時間ΔＴは、常に実プログラムの実行周期と一致した時
間を使用することになり、情報管理の一元化と合わせて
、誤設定、誤演算の防止と、データメモリー４の節約に
も役立つ。
以上のように、この発明によれば、プログラム制御装置
を、システムタイマーの設定値を時間周期の実測値によ
り更正して、内部レジスタに格納するように構成したの
で、時間函数命令を常に誤シなく実行可能にできるもの
が得られる効果がある。
を、システムタイマーの設定値を時間周期の実測値によ
り更正して、内部レジスタに格納するように構成したの
で、時間函数命令を常に誤シなく実行可能にできるもの
が得られる効果がある。
１は中央処理装置、２はバス、３はプログラムメモリ、
４はデータメモリ、６はシステムタイマー、７は内部レ
ジスタ、８は自動較正器。 なお、図中、同一符号は同一、または相当部分を示す。 特許出願人 三菱電機株式会社 代理人 弁理士 １） 澤 博 昭（外２名） 第２（！１ 手続補正書（自発） ５１１、−６ 昭和 年 月 日
４はデータメモリ、６はシステムタイマー、７は内部レ
ジスタ、８は自動較正器。 なお、図中、同一符号は同一、または相当部分を示す。 特許出願人 三菱電機株式会社 代理人 弁理士 １） 澤 博 昭（外２名） 第２（！１ 手続補正書（自発） ５１１、−６ 昭和 年 月 日
Claims (1)
- 予め記憶されたメモリ内容に基づき、定められた手順の
プログラムを実行して制御機能を提供するプログラム制
御装置に於て、上記プログラムの実行周期を一定とする
様に管理するシステムタイマーのタイムを、時間周期の
実測値により更正して、中央処理装置の内部レジスタに
自動的に記憶させ、この内部レジスタの記憶値を、時間
函数命令のプログラム演算上必要な実行時間周期として
使用する事を特徴とするプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24118185A JPS62100838A (ja) | 1985-10-28 | 1985-10-28 | プログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24118185A JPS62100838A (ja) | 1985-10-28 | 1985-10-28 | プログラム制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62100838A true JPS62100838A (ja) | 1987-05-11 |
| JPH0450616B2 JPH0450616B2 (ja) | 1992-08-14 |
Family
ID=17070437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24118185A Granted JPS62100838A (ja) | 1985-10-28 | 1985-10-28 | プログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62100838A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112336A (ja) * | 1987-10-26 | 1989-05-01 | Nec Ic Microcomput Syst Ltd | プログラム変更方式 |
| JP2002127214A (ja) * | 2000-10-25 | 2002-05-08 | Star Seiki Co Ltd | 成型品取出機の電動モータ駆動制御方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4810174U (ja) * | 1971-06-18 | 1973-02-03 |
-
1985
- 1985-10-28 JP JP24118185A patent/JPS62100838A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4810174U (ja) * | 1971-06-18 | 1973-02-03 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112336A (ja) * | 1987-10-26 | 1989-05-01 | Nec Ic Microcomput Syst Ltd | プログラム変更方式 |
| JP2002127214A (ja) * | 2000-10-25 | 2002-05-08 | Star Seiki Co Ltd | 成型品取出機の電動モータ駆動制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0450616B2 (ja) | 1992-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62100838A (ja) | プログラム制御装置 | |
| JP2752514B2 (ja) | Ｃｎｃ装置のプロブラム実行方式 | |
| JPS6231362B2 (ja) | ||
| JP3015793B1 (ja) | プログラマブルコントロ―ラ | |
| JPS5848162A (ja) | 端末の応答時間測定方式 | |
| JPH0271190A (ja) | 計算機システムの時間校正方式 | |
| JPS59205607A (ja) | プログラマブル・オフセツト設定方式 | |
| JP2018128771A (ja) | 電子制御装置 | |
| SU1179375A1 (ru) | Устройство дл контрол больших интегральных схем пам ти | |
| JPS6244837A (ja) | プログラム制御装置 | |
| US5497481A (en) | Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests | |
| JPS6059608B2 (ja) | マルチプロセツサ | |
| JP2752619B2 (ja) | Ｐｍｃの信号トレース制御装置 | |
| JPS60122437A (ja) | プログラマブル・ウオツチドツグタイマ | |
| JPS6130282B2 (ja) | ||
| JPH0438788A (ja) | リフレッシュ方式 | |
| JPS59140519A (ja) | ロボツトの制御装置 | |
| JPS6260035A (ja) | 擬似障害発生方式 | |
| RU94044779A (ru) | Программное временное устройство | |
| JPS6395546A (ja) | マイクロプロセツサの暴走検出方式 | |
| JPS6029805A (ja) | プログラマブルコントロ−ラ | |
| JPH01100800A (ja) | メモリ制御方式 | |
| JPH03164817A (ja) | タイマ修正装置 | |
| JP2005331329A (ja) | 時刻修正方法 | |
| JPH0895779A (ja) | 制御演算手段を有する装置の時間間隔生成方法 |