JP2752619B2

JP2752619B2 - Ｐｍｃの信号トレース制御装置

Info

Publication number: JP2752619B2
Application number: JP62184594A
Authority: JP
Inventors: 久仁夫田中; 紀美夫前田
Original assignee: FUANATSUKU KK
Current assignee: FUANATSUKU KK
Priority date: 1987-07-23
Filing date: 1987-07-23
Publication date: 1998-05-18
Anticipated expiration: 2013-05-18
Also published as: JPS6426910A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はPMCの信号トレース制御装置に関し、特に、
他の信号の条件によってトレースを制御するPMCの信号
トレース制御装置に関する。〔従来の技術〕 PMC装置のシーケンスプログラムの開発時、或いは、P
MC装置の保守時に、不具合の原因を調査するために各部
の信号を知る必要がある。これらの信号はPMC装置、ま
たはPMC装置と結合された数値制御装置（CNC）の表示装
置に表示されるが、信号の変化が高速であったり、発生
の頻度が低いと、表示装置のみでは充分でなく、信号を
メモリに記憶させて、再現する必要が生じる。特に、こ
れらの状態は静的な状態よりも、動的な状態即ち、変化
の過程が重要になる場合が多い。このような状態を知る
方法として、制御装置のプログラムを変更し、特定の信
号を監視する方式がとられていたが、制御装置のプログ
ラムがROMの場合は制御装置のプログラムを変更するこ
とができない。又、信号の状態を監視する方式として一定時間所定の
信号を順次メモリに記憶する方式も知られている。この
信号が追跡して、他のメモリに記憶して再現する手法を
トレースと称する。ただし、単に信号をトレースして、
メモリに記憶していくのみではメモリの容量が膨大とな
ってしまう。そして、メモリの容量を減らすトレース制御方式とし
て、特願昭61−086918号がある。この方式ではトレース
すべき信号の変化を捕らえて、その信号と同一のバイ
ト、ワードをトレースするようにしている。〔発明が解決しようとする問題点〕しかし、プログラムのデバッグ、装置の保守等には、
トレースすべき信号が他の信号との関係でどのように変
化したかを知りたい場合が少なくない。また、原因とな
る信号との時間的な関係を知りたい場合もある。このた
めに、トレースすべき信号の変化のみで、トレースの開
始、終了を制御していては、プログラムのディバッグ或
いは装置の保守等に必ずしも、十分ではない。また、メ
モリの容量も十分減少させることができない場合もあ
る。本発明の目的は上記問題点を解決し、他の信号の条件
によってトレースを制御するPMCの信号トレース制御方
式を提供することにある。〔問題点を解決するための手段〕本発明では上記の問題点を解決するために、プログラマブルマシンコントローラ（PMC）で、特定
の信号をトレースして記憶するPMCの信号トレース制御
装置において、トレース信号と関連する条件信号を監視
し、前記条件信号の状態によってトレース制御信号を出
力する監視手段と、前記トレース制御信号によって、前
記トレース信号をトレースバッファに書込む書込制御手
段と、を有することを特徴とするPMCの信号トレース制
御装置が、提供される。また、プログラマブルマシンコントローラ（PMC）
で、特定の信号をトレースして記憶するPMCの信号トレ
ース制御装置において、トレース信号と関連する少なく
とも２個の条件信号を監視し、前記条件信号の論理状態
によってトレース制御信号を出力する監視手段と、前記
トレース制御信号によって、前記トレース信号をトレー
スバッファに書込む書込制御手段と、を有することを特
徴とするPMCの信号トレース制御装置が、提供される。さらに、プログラマブルマシンコントローラ（PMC）
で、特定の信号をトレースして記憶するPMCの信号トレ
ース制御装置において、トレース信号と関連する２個の
条件信号を監視し、前記条件信号の一方の変化でトレー
スを開始し、他方の条件信号の変化でトレースを終了す
るトレース制御信号を出力する監視手段と、前記トレー
ス制御信号によって、前記トレース信号をトレースバッ
ファに書込む書込制御手段と、を有することを特徴とす
るPMCの信号トレース制御装置が、提供される。〔作用〕他の条件信号の状態によってトレースが制御される。
例えば、条件信号がオンのときのみ、トレースが行われ
る。また、２個以上の信号を監視し、その論理状態、例え
ば２個の条件信号の論理積によって、トレースが行われ
る。さらに、１個の条件信号によって、トレースが開始さ
れ、他の条件信号でトレースが終了する。〔実施例〕以下本発明の実施例を図面に基づいて説明する。第１図に本発明の実施例のブロック構成図を示す。図
において、10はPMC内のRAMであり、各種の信号が記憶さ
れており、条件信号A1、A2……とトレースする信号Ｂ等
が記憶されており、その信号状態はPMCの動作によっ
て、刻々変化する。図では、１個のトレース信号Ｂと２
個の条件信号A1、A2しか示していないが、勿論複数のト
レース信号と、これに対応する条件信号を指定すること
ができる。２はトレースバッファであり、トレースすべ
き信号を条件信号（A1、A2）の状態によって、書き込
み、記憶する。トレースする条件の詳細については、後
述する。21は被監視RAMの条件信号を監視する監視手段
である。22は監視手段21からの信号によってトレース信
号のデータをトレースバッファ２に書込むための書込制
御手段である。図では、トレースバッファ２には、トレ
ース信号Ｂが１バイトごとに格納されている図を示す
が、トレース信号が少ない場合は、１バイト内に数クロ
ック分のトレース信号を書込むことも可能である。次に、動作の概略について述べる。まず、トレースす
る信号と、条件信号を決める。図においては、条件信号
はA1とA2であり、トレース信号はＢである。第２図（ａ）及び（ｂ）に１個の条件信号によって、
トレースを制御する場合を示す。第２図（ａ）は条件信
号A1がオンのとき、トレース信号Ｂのトレースを行う。
第２図（ｂ）は条件信号A1がオフのときトレース信号ｂ
のトレースを行う。第３図（ａ）及び（ｂ）に２個の条件信号によって、
トレースを制御する場合を示す。第３図（ａ）は条件信
号A1と条件信号A2の論理積が『１』のとき，トレース信
号Ｂのトレースを行う。第３図（ｂ）は条件信号A1とA2
の論理和が『１』のときトレース信号Ｂのトレースを行
う。このように、論理条件を厳しくすれば、保守上或い
は、ディバッグ上必要とする信号の時間的な範囲が絞ら
れ、少ないトレース信号で、必要な情報を得ることがで
きる。また、必要に応じて、条件信号を増やし、その論
理条件も論理積と論理和の結合により、より複雑な条件
を設けることができる。第４図に２個の条件信号によって、トレースを開始
し、終了させる場合を示す。第４図では、条件信号A1に
よって、トレースを開始し、条件信号A2によって、トレ
ースを終了する。従って、トレースする時間的な範囲は
極めて限定され、条件信号A1及びA2が決まれば、トレー
スバッファの容量は非常に少なくて済む。上記の説明では、トレース信号を１個で説明したが、
適宜の個数を同時に指定してトレースすることもでき
る。次にフローチャートに基づいて動作の流れを述べる。
第５図に上記実施例のフローチャート図を示す。図にお
いてステップ番号はS1、S2、S3……のように表す。〔S1〕トレースを行うかどうかを判断し、トレースをし
ないとき動作はなにもせず終了する。トレースを実行す
るときはS2に進む。〔S2〕トレース信号、条件信号を設定する。〔S3〕条件信号の論理状態がトレースをすべき状態かど
うかをチェックする。トレースすべき状態でないときは
終了する。トレースすべき状態であるときは、S4へ進
む。〔S4〕前回書込んだ番地がトレースバッファの最終番地
かどうか判断する。最終番地以外の番号はS6へ進む。最
終番地のときはS5へ進む。〔S5〕書込むトレースバッファの番地が最後の番地のた
め、番地を先頭に書直す。〔S6〕書込むトレースバッファの番地が途中番地である
ので、書込み番地はプラス１するのみでよい。〔S7〕トレースバッファの書込む番地が決まったので、
トレース信号を書込み、動作が終了する。以上説明したようにトレースバッファ２の最後の番地
にくると、次のトレース信号をトレースバッファ２の最
初から書込むようにする。従って、トレースバッファ２
はリング状の構成となり、データの内容はつねに更新さ
れ最新のデータが記憶される。次に、本発明を実施するためのハードウェアの構成に
ついて述べる。第６図に本発明を実施するためのハード
ウェアのブロック図を示す。図において、30はPMC（プ
ログラマブルマシンコントローラ）でCPU31、ROM32、RA
M33、外部とのインタフェース（INT）34を有する。ROM3
2にはPMCを制御する管理プログラム、機械を制御するシ
ーケンスプログラム等が記憶されている。RAM33は第１
図で示したRAM10に相当し、第１図の被監視RAM1と、ト
レースバッファ２もこのRAM33の中にある。インタフェ
ース34は機械側との入力（DI）、出力（DO）の授受を行
う。入出力の一部は直接CNCへも送られる。CPU31、ROM3
2及びRAM33は互いにバスで結合されている。40はCNC
（数値制御装置）であり、図においてはCPU41と共有RAM
42のみ示してある。 PMC30とCNC40は共有RAM42を介して互いにデータを交
換できる。又、機械側への入力（DI）、出力（DO）は一
旦共有RAM42に入力され、それぞれPMC30、CNC40へ転送
される。本実施例で示した条件信号の監視、論理状態のチェッ
ク、トレース信号の書込み等はCPU31の制御において行
われる。上記実施例では第１図の監視手段21はPMC30内のRAM33
のデータを監視するように述べたが、勿論、共有RAM42
を介してCNC40側の信号、機械側の入出力信号もトレー
ス信号または条件信号とすることもできる。また、第６
図では、PMC装置は数値制御装置（CNC）に付随する装置
として表してあるが、本発明は勿論単独のPMC装置にも
適用することができる。〔発明の効果〕以上説明したように、トレース信号と関連する条件信
号の状態によってトレースを制御するように構成したの
で、条件信号とトレース信号との因果関係が明確に分か
る。そして、トレースの範囲も限定され、トレースバッ
ファの容量も減少する。また、２個以上のトレース信号と関連する条件信号を
監視し、その論理状態、例えば２個の条件信号の論理積
によって、トレースを行うように構成したので、よりト
レースすべき範囲が限定され、トレースバッファの容量
がより少なくなる。さらに、２個以上のトレース信号と関連する条件信号
を監視し、一方の条件信号によって、トレースを開始
し、他方の条件信号でトレースが終了するように構成し
たので、トレースすべき時間的な範囲をさらに的確に限
定することができ、ディバッグ及び保守等に便利であ
る。

【図面の簡単な説明】第１図は本発明の一実施例のブロック構成図、第２図
（ａ）及び（ｂ）は１個の条件信号によって、トレース
を制御する場合を示すタイムチャート図、第３図（ａ）及び（ｂ）は２個の条件信号によって、ト
レースを制御する場合を示すタイムチャート図、第４図は２個の条件信号によって、トレースを開始し、
終了させる場合を示すタイムチャート図、第５図は本発明の一実施例のフローチャート図、第６図は本発明を実施するためのハードウェアのブロッ
ク図である。１……被監視RAM ２……トレースバッファ 10……RAM 21……監視手段 22……書込制御手段 30……PMC（プログラマブルマシンコントローラ） 40……CNC（数値制御装置） A1……条件信号 A2……条件信号Ｂ……トレース信号

Claims

(57)【特許請求の範囲】１．プログラマブルマシンコントローラ（PMC）で、特
定の信号をトレースして記憶するPMCの信号トレース制
御装置において、トレース信号と関連する条件信号を監視し、前記条件信
号の状態によってトレース制御信号を出力する監視手段
と、前記トレース制御信号によって、前記トレース信号をト
レースバッファに書込む書込制御手段と、を有することを特徴とするPMCの信号トレース制御装
置。２．プログラマブルマシンコントローラ（PMC）で、特
定の信号をトレースして記憶するPMCの信号トレース制
御装置において、トレース信号と関連する少なくとも２個の条件信号を監
視し、前記条件信号の論理状態によってトレース制御信
号を出力する監視手段と、前記トレース制御信号によって、前記トレース信号をト
レースバッファに書込む書込制御手段と、を有することを特徴とするPMCの信号トレース制御装
置。３．前記監視手段は前記少なくとも２個の条件信号の論
理積を前記トレース制御信号として出力することを特徴
とする特許請求の範囲第２項記載のPMCの信号トレース
制御装置。４．前記監視手段は前記少なくとも２個の条件信号の論
理和をトレース制御信号として出力することを特徴とす
る特許請求の範囲第２項記載のPMCの信号トレース制御
装置。５．プログラマブルマシンコントローラ（PMC）で、特
定の信号をトレースして記憶するPMCの信号トレース制
御装置において、トレース信号と関連する２個の条件信号を監視し、前記
条件信号の一方の変化でトレースを開始し、他方の条件
信号の変化でトレースを終了するトレース制御信号を出
力する監視手段と、前記トレース制御信号によって、前記トレース信号をト
レースバッファに書込む書込制御手段と、を有することを特徴とするPMCの信号トレース制御装
置。