JPH1195975A - 表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 演算処理手段から表示手段への表示用データ
の転送によるバスの占有時間を低減することができる表
示装置を提供することである。 【解決手段】 表示装置１００は、表示用内蔵メモリ３
を有するＣＰＵ１、転送制御部６および表示デバイス７
を含み、さらにバッファ用外部メモリ５を含む。ＣＰＵ
１は、表示用データを作成し、作成された表示用データ
を表示用内蔵メモリ３に記憶する。転送制御部６は、表
示用内蔵メモリ３に記憶された表示用データをＣＰＵバ
スＢ１を介してバッファ用外部メモリ５に転送した後、
表示デバイスの表示タイミングに同期にしてバッファ用
外部メモリ５に記憶された表示用データを表示デバイス
７に転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、種々の表示を行う
表示装置に関する。

【０００２】

【従来の技術】例えば、プログラマブルコントローラ、
各種センサ等の状態を表示するために表示装置が用いら
れている。表示装置は、表示用データを作成するための
ＣＰＵ（中央演算処理装置）および表示用データを画面
に表示するための表示デバイスを備える。表示デバイス
は例えば液晶表示パネルからなる。

【０００３】最近、表示用データを記憶可能な大容量の
内蔵メモリを有するＣＰＵが開発されたことに伴い、こ
の内蔵メモリを有するＣＰＵを用いた表示装置が開発さ
れている。このような表示装置では、ＣＰＵにより作成
された表示用データが内蔵メモリに記憶され、表示デバ
イスの表示速度に合わせて内蔵メモリからＣＰＵバスを
介して表示デバイスへ表示用データが転送される。

【０００４】

【発明が解決しようとする課題】上記のような従来の表
示装置では、表示デバイスの大型化および高速化に伴っ
て表示用データを表示デバイスに転送するためにＣＰＵ
内部バスおよびＣＰＵバスの占有時間が非常に大きくな
る。それにより、ＣＰＵが他の処理を行う時間が制限さ
れることになる。

【０００５】本発明の目的は、演算処理手段から表示手
段への表示用データの転送によるバスの占有時間を低減
することができる表示装置を提供することである。

【０００６】

【課題を解決するための手段および発明の効果】第１の
発明に係る表示装置は、表示用データを作成し、かつ作
成した表示用データを記憶する内蔵メモリを有する演算
処理手段と、表示用データを表示する表示手段と、表示
手段の１画面分以上の表示用データを記憶可能な記憶容
量を有する外部メモリと、演算処理手段の内蔵メモリに
記憶された表示用データを外部メモリに転送する第１の
転送手段と、外部メモリに記憶された表示用データを表
示手段に転送する第２の転送手段とを備える。

【０００７】本発明に係る表示装置においては、演算処
理手段の内蔵メモリに記憶された表示用データが第１の
転送手段によりバスを介して外部メモリに転送される。
外部メモリに記憶された表示用データは表示手段の表示
タイミングに同期して第２の転送手段により表示手段に
転送され、表示手段の画面に表示用データが表示され
る。

【０００８】外部メモリにシングルポートメモリを使用
した場合、内蔵メモリの表示用データが外部メモリに転
送された後、表示用データがシングルポートメモリから
第２の転送手段により表示手段に転送される際、演算処
理手段の内部バス（ＣＰＵ内部バス）が開放されるの
で、演算処理手段が内蔵メモリ内のプログラムによって
その間にも他の処理を行なうことが可能となる。

【０００９】また、外部メモリにデュアルポートメモリ
を使用した場合、内蔵メモリの表示用データが外部メモ
リに転送された後、表示用データがデュアルポートメモ
リから第２の転送手段により表示手段に転送される際、
演算処理手段の内部バス（ＣＰＵ内部バス）と演算処理
手段のバス（ＣＰＵバス）が開放されるので、演算処理
手段がその間にも他の処理を行うことが可能となる。

【００１０】第２の発明に係る表示装置は、第１の発明
に係る表示装置の構成において、外部メモリが、内蔵メ
モリから転送された表示用データを記憶するとともに、
表示用データ以外のデータまたはプログラムを記憶する
ものである。

【００１１】この場合、演算処理手段または外部機器
が、外部メモリに記憶された表示用データ以外のデータ
またはプログラムに基づいて表示に関する処理以外の種
々の処理を行うことができる。

【００１２】第３の発明に係る表示装置は、第１または
第２の発明に係る表示装置の構成において、外部機器と
外部メモリとの間でのデータの転送を制御する制御手段
をさらに備えたものである。この場合、制御手段により
外部機器が外部メモリにアクセスすることが可能とな
る。

【００１３】第４の発明に係る表示装置は、第１〜第３
のいずれかの発明に係る表示装置の構成において、第１
の転送手段が、内蔵メモリの表示用データのうち演算処
理手段により書き換えられたデータまたは演算処理手段
により書き換えられたデータを含む一定単位のデータを
外部メモリに転送する手段を有するものである。

【００１４】この場合、演算処理手段により書き換えら
れた表示用データまたは演算処理手段により書き換えら
れた表示用データを含む一定単位のデータが外部メモリ
に転送されるので、内蔵メモリに記憶される全ての表示
用データが外部メモリに転送される場合に比べて表示用
データの転送時間が短縮され、表示用データの転送によ
るバスの占有時間がさらに低減される。

【００１５】

【発明の実施の形態】図１は本発明の第１の実施例にお
ける表示装置の構成を示すブロック図である。

【００１６】図１の表示装置１００は、ＣＰＵ（中央演
算処理装置）１、ＲＯＭ（リードオンリメモリ）４、バ
ッファ用外部メモリ５、転送制御部６および表示デバイ
ス７を含む。

【００１７】ＣＰＵ１、ＲＯＭ４およびバッファ用外部
メモリ５は、ＣＰＵバスＢ１により接続されている。ま
た、バッファ用外部メモリ５と転送制御部６とはＣＰＵ
バスＢ１により接続され、転送制御部６と表示デバイス
７とはローカルバスＢ２により接続されている。ＣＰＵ
１の出力ポートから転送制御部６には、描画完了信号Ｄ
Ｃが与えられ、転送制御部６からＣＰＵ１の入力ポート
には転送完了信号ＴＣが与えられる。

【００１８】ＲＯＭ４には、ＣＰＵ１の動作を制御する
ための制御プログラムおよび表示用データを作成する原
データが格納される。ＣＰＵ１は、例えば３２Ｋビット
の記憶容量を有するＳＲＡＭ（スタティックランダムア
クセスメモリ）２を有し、かつ例えば１６Ｍビットの記
憶容量を有するＤＲＡＭ（ダイナミックランダムアクセ
スメモリ）からなる内蔵メモリ３を有する。

【００１９】このＣＰＵ１は、表示デバイス７の画面に
文字、記号、図形等の種々の画像を表示するための表示
用データを作成する描画処理を行うとともに、その他の
各種処理を行う。ＳＲＡＭ２は、ＣＰＵ１の作業領域と
して用いられる。内蔵メモリ３は、ＣＰＵ１により作成
された表示用データと、電源投入時またはプログラム実
行中にＲＯＭ４から読み込んだ制御プログラムと、表示
用データを作成する原データとを記憶する。ＣＰＵ１
は、ＲＯＭ４から内蔵メモリ３内に読み込んだ制御プロ
グラムにより、同じくＲＯＭ４から内蔵メモリ３内に読
み込んだ表示用データを作成する原データを内蔵メモリ
３内に表示用データとして展開する。

【００２０】バッファ用外部メモリ５は、シングルポー
トメモリからなり、内蔵メモリ３から転送された表示用
データを記憶する。シングルポートメモリとしては、例
えばＳＲＡＭ、ＤＲＡＭ、ＳＤＲＡＭ（シンクロナスＤ
ＲＡＭ）等が用いられる。このバッファ用外部メモリ５
は、表示デバイス７の１画面分以上の表示用データを記
憶可能な記憶容量を有する。本実施例では、バッファ用
外部メモリ５は１６Ｍビットの記憶容量を有する。

【００２１】転送制御部６は、例えばＡＳＩＣ（特定用
途向け集積回路）により構成され、内蔵メモリ３からバ
ッファ用外部メモリ５への表示用データの転送を制御す
るとともに、バッファ用外部メモリ５から表示デバイス
７への表示用データの転送を制御する。表示デバイス７
は、例えば液晶表示パネルからなり、バッファ用外部メ
モリ５から転送された表示用データを画面に表示する。

【００２２】本実施例では、ＣＰＵ１が演算処理手段に
相当し、内蔵メモリ３が内蔵メモリに相当し、表示デバ
イス７が表示手段に相当する。また、バッファ用外部メ
モリ５が外部メモリに相当し、転送制御部６およびＣＰ
ＵバスＢ１が第１の転送手段を構成し、転送制御部６、
ＣＰＵバスＢ１およびローカルバスＢ２が第２の転送手
段を構成する。

【００２３】図２は図１のバッファ用外部メモリ５の記
憶領域を示す模式図である。図２に示すように、バッフ
ァ用外部メモリ５は、内蔵メモリ３から転送された表示
用データを記憶するための表示用データ領域３１および
ＣＰＵ１の各種処理に用いられるデータまたはプログラ
ムを記憶する共用領域３２を含む。

【００２４】次に、図３のフローチャートを参照しなが
ら図１の表示装置１００における表示用データの転送処
理を説明する。図３（ａ）はＣＰＵ１の処理を示すフロ
ーチャート、図３（ｂ）は転送制御部６の処理を示すフ
ローチャートである。

【００２５】まず、ＣＰＵ１は、内蔵メモリ３に表示用
データを書き込む（ステップＳ１）。ＣＰＵ１は、描画
処理が完了すると、描画完了信号ＤＣを転送制御部６に
出力する（ステップＳ２）。

【００２６】一方、転送制御部６は、ＣＰＵ１から描画
完了信号ＤＣを入力すると（ステップＳ１１）、内蔵メ
モリ３に記憶される表示用データのうちＣＰＵ１により
書き換えられた表示用データまたはＣＰＵ１により書き
換えられた表示用データを含む１ブロックのデータのみ
をＣＰＵバスＢ１を介してバッファ用外部メモリ５に転
送する（ステップＳ１２）。

【００２７】また、特に図示していないが、ステップＳ
１２においては、一般的な方法として転送制御部６から
ＣＰＵ１へバスの開放要求（ＨＲＥＱ）を出し、ＣＰＵ
１からの開放完了（ＨＡＣＫ）を受け転送を開始する。
転送完了後、転送制御部６がバスの開放要求（ＨＲＥ
Ｑ）を取り下げた状態でＣＰＵ１へバス権を戻す。

【００２８】表示用データをバッファ用外部メモリ５に
転送する際の表示用データ量は、第１の発明の場合は１
画面分であり、第４の発明の場合は１画面分の特定のエ
リアである。図３上に特に図示していないが、第４の発
明の場合、ＣＰＵ１の処理としてステップＳ１の際書き
込みを行なったエリアの先頭と終わりを示すデータを内
蔵メモリ３の特定のエリアに書き込み、その後描画完了
信号ＤＣを出力する。

【００２９】転送制御部６による表示用データのＣＰＵ
１の内蔵メモリ３からバッファ用外部メモリ５への転送
処理は、描画完了信号ＤＣの入力（ステップＳ１１）
後、内蔵メモリ３から表示用データをバッファ用外部メ
モリ５へ転送する前に、転送するエリアを示すデータ
（エリアの先頭と終わり）を内蔵メモリ３から読み込
み、それに基づき指定された表示用エリアのデータを転
送する。

【００３０】また、本実施例においては、転送するエリ
アを示すデータは、ＣＰＵ１の内蔵メモリ３内に書き込
まれているが、バッファ用外部メモリ５、または別のエ
リアに書き込まれた場合も同様である。

【００３１】そして、転送制御部６は、内蔵メモリ３か
らバッファ用外部メモリ５への表示用データの転送が完
了すると、転送完了信号ＴＣをＣＰＵ１に出力する（ス
テップＳ１３）。

【００３２】また、転送制御部６は、表示デバイス７の
表示タイミングに同期してバッファ用外部メモリ５に記
憶される表示用データをＣＰＵバスＢ１およびローカル
バスＢ２を介して表示デバイス７に転送する。

【００３３】ＣＰＵ１は、転送制御部６から出力される
転送完了信号ＴＣを入力すると（ステップＳ３）、他の
処理を行う（ステップＳ４）。

【００３４】なお、内蔵メモリ３からバッファ用外部メ
モリ５への表示用データの転送は、バッファ用外部メモ
リ５から表示デバイス７への表示用データの転送の期間
を避けて行われる。この場合、表示用データの転送方法
として、バースト転送を用いてもよい。それにより、表
示用データの転送時間が短縮される。

【００３５】本実施例の表示装置１００においては、内
蔵メモリ３の共用領域３２に表示用データ以外のデータ
またはプログラムがＲＯＭ４により転送されており、そ
れにより、ＣＰＵ１は、転送制御部６がＣＰＵバスＢ１
およびローカルバスＢ２を介してバッファ用外部メモリ
５から表示デバイス７にデータを転送している際にも描
画処理を含む種々の処理に利用することができる。

【００３６】特に、バッファ用外部メモリ５として大容
量のメモリを用いることにより、大画面の表示が可能と
なる。

【００３７】さらに、内蔵メモリ３に記憶された表示用
データのうちＣＰＵ１により書き換えられたデータまた
はＣＰＵ１により書き換えられたデータを含む１ブロッ
クのデータのみがバッファ用外部メモリ５に転送される
ので、内蔵メモリ３に記憶される全ての表示用データが
バッファ用外部メモリ５に転送される場合に比べて表示
用データの転送時間が短縮され、表示用データの転送に
よるＣＰＵ内部バスＢ１が占有されるＣＰＵ１の停止期
間がさらに低減される。

【００３８】また、上記の例では、内蔵メモリ３に記憶
された表示用データのうちＣＰＵ１により書き換えられ
たデータまたはＣＰＵ１により書き換えられたデータを
含む１ブロックのデータのみをバッファ用外部メモリ５
に転送しているが、必要に応じて内蔵メモリ３内の全て
の表示用データをバッファ用外部メモリ５に転送しても
よい。

【００３９】図４は本発明の第２の実施例における表示
装置の構成を示すブロック図である。

【００４０】図４の表示装置２００は、ＣＰＵ１、ＲＯ
Ｍ４、バッファ用外部メモリ５ａ、転送制御部６および
表示デバイス７を含む。ＣＰＵ１はＳＲＡＭ２および内
蔵メモリ３を含む。

【００４１】ＣＰＵ１、ＲＯＭ４およびバッファ用外部
メモリ５ａはＣＰＵバスＢ１により接続されている。ま
た、バッファ用外部メモリ５ａと転送制御部６とはロー
カルバスＢ２により接続され、転送制御部６と表示デバ
イス７とはローカルバスＢ３により接続されている。Ｃ
ＰＵ１の出力ポートから転送制御部６に描画完了信号Ｄ
Ｃが与えられ、転送制御部６からＣＰＵ１の入力ポート
に転送完了信号ＴＣが与えられる。

【００４２】ＣＰＵ１、ＳＲＡＭ２、内蔵メモリ３、Ｒ
ＯＭ４、転送制御部６および表示デバイス７の構成およ
び機能は、第１の実施例の対応する部分の構成および機
能と同様である。

【００４３】バッファ用外部メモリ５ａはデュアルポー
トメモリからなる。デュアルポートメモリとしては、例
えばデュアルポートＲＡＭを用いることができる。この
バッファ用外部メモリ５ａは、ＣＰＵバスＢ１およびロ
ーカルバスＢ２にそれぞれ接続される２つのポートを有
する。

【００４４】図４の表示装置２００の構成および動作
は、バッファ用外部メモリ５ａがデュアルポートメモリ
からなり転送制御部６から表示デバイス７へ表示用デー
タの転送が行われている際、ＣＰＵバスＢ１が占有され
ず、ＣＰＵ１が、ＣＰＵ１の内蔵メモリ３上に転送した
プログラムで動作する以外にＲＯＭ４上のプログラムで
も動作可能である点を除いて図１の表示装置１００の構
成および動作と同様である。

【００４５】本実施例では、バッファ用外部メモリ５ａ
が外部メモリに相当し、転送制御部６およびＣＰＵバス
Ｂ１が第１の転送手段を構成し、転送制御部６およびロ
ーカルバスＢ２，Ｂ３が第２の転送手段を構成する。

【００４６】また、図上で特に示していないが、転送制
御部６がＣＰＵ１に対する読み込み制御信号やバッファ
用外部メモリ５ａへの読み込みおよび書き込み制御信号
を有することは言うまでもない。

【００４７】本実施例の表示装置２００においては、バ
ッファ用外部メモリ５ａが２つのポートを有するので、
バッファ用外部メモリ５ａをＣＰＵ１および転送制御部
６に接続するための設計が容易になる。

【００４８】図５は本発明の第３の実施例における表示
装置の構成を示すブロック図である。

【００４９】図５の表示装置３００は、ＣＰＵ１、ＲＯ
Ｍ４、バッファ用外部メモリ５ｂ、転送制御部６ａおよ
び表示デバイス７を含む。ＣＰＵ１はＳＲＡＭ２および
内蔵メモリ３を有する。

【００５０】ＣＰＵ１、ＲＯＭ４およびバッファ用外部
メモリ５ｂはＣＰＵバスＢ１により接続されている。ま
た、バッファ用外部メモリ５ｂと転送制御部６ａとはＣ
ＰＵバスＢ１により接続され、転送制御部６ａと表示デ
バイス７とはローカルバスＢ２により接続されている。
ＣＰＵ１の出力ポートから転送制御部６ａに描画完了信
号ＤＣが与えられ、転送制御部６ａからＣＰＵ１の入力
ポートに転送完了信号ＴＣが与えられる。

【００５１】ＣＰＵ１、ＳＲＡＭ２、内蔵メモリ３、Ｒ
ＯＭ４および表示デバイス７の構成および機能は、第１
の実施例の対応する部分の構成および機能と同様であ
る。バッファ用外部メモリ５ｂは、第１の実施例と同様
にシングルポートメモリからなる。

【００５２】この表示装置３００には外部機器（オプシ
ョン機器）４００が接続可能となっている。外部機器４
００はＣＰＵ１１およびＲＯＭ１２を含む。この外部機
器４００としては、例えば、インテリジェント機能を有
するメモリカードユニット、ＬＡＮ（ローカルエリアネ
ットワーク）ユニット、アナログ信号をデジタル信号に
変換するためのＡＤユニット、データを記録するための
データロガーユニット、パーソナルコンピュータとして
機能するパソコンボード等のデータを取り扱う種々のユ
ニットまたは装置を接続することができる。

【００５３】転送制御部６ａと外部機器４００のＣＰＵ
１１とは接続用バスＢ３により接続されている。また、
外部機器４００のＣＰＵ１１とＲＯＭ１２とはＣＰＵバ
スＢ３により接続されている。外部機器４００のＣＰＵ
１１から転送制御部６ａに対するアクセスに、転送制御
部６ａから外部機器４００のＣＰＵ１１にウエイト信号
ＷＡが与えられる。

【００５４】本実施例では、バッファ用外部メモリ５ｂ
が外部メモリに相当し、転送制御部６ａおよびＣＰＵバ
スＢ１が第１の転送手段を構成し、転送制御部６ａおよ
びローカルバスＢ２が第２の転送手段を構成する。

【００５５】なお、図５の表示装置３００における表示
用データの転送処理は第１の実施例と同様である。

【００５６】図６は図５のバッファ用外部メモリ５ｂの
記憶領域を示す模式図である。図６に示すように、バッ
ファ用外部メモリ５ｂは、内蔵メモリ３から転送される
表示用データを記憶するための表示用データ領域５１お
よび表示用データ以外のデータまたはプログラムを記憶
するための共用領域５２を有する。

【００５７】後述するアクセス処理により外部機器４０
０は、バッファ用外部メモリ５ｂの共有領域５２をＣＰ
Ｕ１とのデータの引き渡しのために利用することが可能
となる。

【００５８】特に図示していないが、外部機器４００の
ＣＰＵ１１から転送制御部６ａを介しバッファ用外部メ
モリ５ｂへアクセスを行なった転送制御部６ａからＣＰ
Ｕ１へバスの開放要求（ＨＲＥＱ）を出し、ＣＰＵ１か
らの開放完了（ＨＡＣＫ）を受け、ＣＰＵ１１へバッフ
ァ用外部メモリ５ｂへのバスを開放する。その後、既定
のアクセス時間の後、ウエイト信号ＷＡを取り下げ、ま
たＣＰＵ１へバス権を戻す。すなわち、外部機器４００
のＣＰＵ１１は、バッファ用外部メモリ５ｂの共用領域
５２にデータを書き込み、または共用領域５２からデー
タを読み出すことができる。

【００５９】本実施例の表示装置３００においても、第
２の実施例と同様に、シングルポートメモリからなるバ
ッファ用外部メモリ５ｂの代わりにデュアルポートメモ
リからなるバッファ用外部メモリ５ａを用いてもよい。

【００６０】本実施例の表示装置３００においては、外
部機器４００がバッファ用外部メモリ５ｂにアクセスす
ることができるので、外部機器４００がバッファ用外部
メモリ５ｂを種々の処理に利用することが可能となる。

【００６１】なお、ＣＰＵ１がバッファ用外部メモリ５
ｂの共用領域５２にデータまたはプログラムを格納して
他の処理に利用してもよい。

【００６２】なお、上記第１、第２および第３の実施例
では、ＣＰＵ１から転送制御部６，６ａに描画処理の完
了を通知するためおよび転送制御部６，６ａからＣＰＵ
１に転送処理の完了を通知するためにＣＰＵ１の入出力
ポートを用いているが、ＣＰＵ１の内蔵メモリ３または
ＳＲＡＭ２の一部の領域を描画完了および転送完了の通
知のために割り当ててもよい。この場合、ＣＰＵ１は、
描画処理が完了すると内蔵メモリ３またはＳＲＡＭ２に
描画完了通知を書き込み、転送制御部６，６ａが内蔵メ
モリ３またはＳＲＡＭ２に記憶される描画完了通知を定
期的に読み出し、転送制御部６，６ａは、転送処理が完
了すると内蔵メモリ３またはＳＲＡＭ２に転送完了通知
を書き込み、ＣＰＵ１が内蔵メモリ３またはＳＲＡＭ２
に記憶される転送完了通知を読み出す。

【００６３】なお、転送制御部６，６ａがＣＰＵ１の内
蔵メモリ３またはＳＲＡＭ２に定期的にアクセスするた
めにバス開放要求（ＨＲＥＱ）および開放完了（ＨＡＣ
Ｋ）等の信号を一般に使用する。

【００６４】また、上記第１、第２および第３の実施例
では、ＣＰＵ１の内蔵メモリ３がＤＲＡＭからなる場合
を説明したが、内蔵メモリ３としてＳＲＡＭ等の他のメ
モリを用いてもよい。

【図面の簡単な説明】

【図１】本発明の第１の実施例における表示装置の構成
を示すブロック図である。

【図２】図１の表示装置の内蔵メモリの記憶領域の模式
図である。

【図３】図１の表示装置における表示用データの転送処
理を示すフローチャートである。

【図４】本発明の第２の実施例における表示装置の構成
を示すブロック図である。

【図５】本発明の第３の実施例における表示装置の構成
を示すブロック図である。

【図６】図５の表示装置のバッファ用外部メモリの記憶
領域の模式図である。

【符号の説明】

１ ＣＰＵ ３ 内蔵メモリ ５，５ａ，５ｂ バッファ用外部メモリ ６，６ａ 転送制御部 ７ 表示デバイス ３１ 表示用データ領域 ３２ 共用領域 ５１ 表示用データ領域 ５２ 共用領域 １００，２００，３００ 表示装置

Claims (4)

【特許請求の範囲】
1. 【請求項１】 表示用データを作成し、かつ作成した表
   示用データを記憶する内蔵メモリを有する演算処理手段
   と、 表示用データを画面に表示する表示手段と、 前記表示手段の１画面分以上の表示用データを記憶可能
   な記憶容量を有する外部メモリと、 前記演算処理手段の前記内蔵メモリに記憶された表示用
   データを前記外部メモリに転送する第１の転送手段と、 前記外部メモリに記憶された表示用データを前記表示手
   段に転送する第２の転送手段とを備えたことを特徴とす
   る表示装置。
2. 【請求項２】 前記外部メモリは、前記内蔵メモリから
   転送された表示用データを記憶するとともに、前記表示
   用データ以外のデータまたはプログラムを記憶すること
   を特徴とする請求項１記載の表示装置。
3. 【請求項３】 外部機器と前記外部メモリとの間でのデ
   ータの転送を制御する制御手段をさらに備えたことを特
   徴とする請求項１または２記載の表示装置。
4. 【請求項４】 前記第１の転送手段は、前記内蔵メモリ
   の表示用データのうち前記演算処理手段により書き換え
   られたデータまたは前記演算処理手段により書き換えら
   れたデータを含む一定単位のデータを前記外部メモリに
   転送する手段を有することを特徴とする請求項１〜３の
   いずれかに記載の表示装置。