JP2002278528A

JP2002278528A - 表示制御方法及び装置

Info

Publication number: JP2002278528A
Application number: JP2001083040A
Authority: JP
Inventors: Yoshiyuki Endo; 吉之遠藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-03-22
Filing date: 2001-03-22
Publication date: 2002-09-27

Abstract

(57)【要約】（修正有）【課題】表示用メモリからのデータ読み出し時間を短
縮し、表示用メモリへのデータ書込みを行い易くする。【解決手段】表示用ＳＤＲＡＭ１６からのデータ読み
出しと、ＣＰＵ１１からＳＤＲＡＭへのデータ書き込み
を調停するアービタ１４と、ＳＤＲＡＭから液晶表示部
２０のラインデータの読み出しを制御するデータ読出し
部１７と、前記ラインデータの格納と読み出しを制御す
るＳＤＲＡＭコントローラ１５と、液晶表示部の特性に
合わせたタイミングを生成するＴＦＴタイミングコント
ローラ１９とを有し、ＳＤＲＡＭからの表示データの読
み出しにバースト転送を使用し、短時間で前記ラインデ
ータを読み出す。これにより、ＳＤＲＡＭへのデータ書
き込み時間の割合を大幅に増やすことができ、ＳＤＲＡ
Ｍへのデータ書き込みタタイミングに合わせたバースト
転送を利用したＤＭＡコントローラ１２を採用すること
により、ＳＤＲＡＭへの連続データ書き込みを可能にす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する利用分野】本発明は、表示データを格納
する格納手段へのデータの書込み及び読出しを制御する
表示制御方法及び装置に関するものである。

【０００２】

【従来の技術】ＴＦＴ液晶表示装置は、解像度と色表現
能力が他の方式に比べて優れ、ノート型のパーソナルコ
ンピュータ（以下、ＰＣと略す）の表示装置として主流
となっている。一方、小型携帯機器に使用されるカラー
の表示装置として、コストの関係からＳＴＮ方式の液晶
表示装置が多用されてきたが、近年、解像度や色表現能
力の関係で、ＴＦＴ方式の表示装置を使用する割合が増
えてきた。

【０００３】通常、ＴＦＴ方式の液晶表示装置を駆動す
るためには、ＴＦＴ液晶コントローラを使用するが、こ
の液晶コントローラには、ＶＲＡＭ（ビデオメモリ）と
呼ばれる表示イメージを作成するメモリエリアが必要と
される。このＶＲＡＭとして使用されるメモリの種類は
ＳＲＡＭもしくはＤＲＡＭである。メモリへのアクセス
制御はＳＲＡＭの方が容易であるため、通常はＳＲＡＭ
が使用されるが、大容量のメモリにはＳＲＡＭがコスト
的に不利になるため、通常ＤＲＡＭが使用される。この
ようなＤＲＡＭの中でも、シンクロナス・ダイナミック
ＲＡＭ（以下、ＳＤＲＡＭ）と呼ばれるものは、一回の
アドレス設定で、指定したワード数のデータの連続転送
（バースト転送）が可能になるため、ＶＲＡＭとして頻
繁に使用されてきている。

【０００４】図８は、ＶＲＡＭにＳＤＲＡＭを使用した
従来の液晶表示装置の概略構成を示すブロック図であ
る。

【０００５】図８において、ＴＦＴ液晶表示部６０５
は、ＴＦＴタイミングコントローラ６０７から出力され
る、規定の表示クロック、イネーブル信号及び同期信
号、そしてデータ信号に基づいて画像を表示する。この
画像表示に際しては、定期的にＳＤＲＡＭコントローラ
６０４がＳＤＲＡＭ６０６から８ワードのバースト転送
によって画像データを読み出してＴＦＴタイミングコン
トローラ６０７にデータを転送し、このＴＦＴタイミン
グコントローラ６０７が、これら同期信号に同期して画
像データを液晶表示部６０５に出力し続ける。ＣＰＵ６
０１は、表示したい画像データをメインメモリ６０３に
一画面分作成した後、ＳＤＲＡＭ６０６の任意の書き込
み１ドット分の先頭アドレスを指定し、その１ドット分
のイメージデータをＳＤＲＡＭコントローラ６０４に転
送する。ＳＤＲＡＭコントローラ６０４は、ＴＦＴ液晶
表示部６０５に表示するためのデータ読み出し期間以外
の期間を利用して、ＣＰＵ６０１から送られてくる画像
データをＳＤＲＡＭ６０６に書き込む。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うに、ＶＲＡＭにＳＤＲＡＭを使用したＴＦＴ液晶表示
装置では、表示のための画像データの読み出しが最優先
されるため、表示出力期間中には、ＳＤＲＡＭ６０６へ
のアクセスは画像データの読み出しで占有されてしま
う。従って、表示出力期間中は、ＳＤＲＡＭ６０６への
画像データの書き込みを行うことができなかった。

【０００７】本発明は上記従来例に鑑みてなされたもの
で、表示用メモリからのデータ読み出しに要する時間を
短縮して、表示用メモリへのデータ書込みを行い易くし
た表示制御方法及び装置を提供することを目的とする。

【０００８】又本発明の目的は、表示用メモリへのデー
タ転送及び書込みに要する時間を短縮して、表示データ
の更新を容易にした表示制御方法及び装置を提供するこ
とにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に本発明の表示制御装置は以下のような構成を備える。
即ち、画像データを記憶する記憶手段と、表示部に表示
する表示データを格納する表示データ格納手段と、前記
記憶手段に記憶された画像データを前記表示データ格納
手段にＤＭＡにより転送するＤＭＡ転送手段と、前記表
示データ格納手段に記憶された表示データを読み出して
表示部に出力する表示出力手段と、前記ＤＭＡ転送手段
と前記表示出力手段による動作を調停する調停手段と、
を有することを特徴とする。

【００１０】上記目的を達成するために本発明の表示制
御方法は以下のような工程を備える。即ち、メモリに記
憶された画像データを、ビデオメモリにＤＭＡにより転
送するＤＭＡ転送工程と、前記ビデオメモリに記憶され
た表示データを読み出して表示部に出力する表示出力工
程と、前記ＤＭＡ転送工程と前記表示出力工程を調停す
る調停工程と、を有することを特徴とする。

【００１１】

【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施の形態を詳細に説明する。

【００１２】［実施の形態１］図１は、本発明の一実施
の形態に係る液晶表示装置の概略構成を示すブロック図
である。

【００１３】図１において、１１はＣＰＵで、この液晶
表示装置全体の動作を制御するとともに、表示部（ここ
では、ＴＦＴ液晶表示部２０）に表示する画像データを
生成している。１２はＤＭＡコントローラで、ＣＰＵ１
１からの設定に基づいて、メインメモリ１３とＳＤＲＡ
Ｍコントローラ１５間のデータの連続転送を制御してい
る。１３はメインメモリで、ＣＰＵ１１による動作制御
時、各種データを一時的に保持するワークメモリとして
使用される、このメインメモリ１３は、例えばＳＤＲＡ
Ｍやフラッシュメモリ等で構成されている。１４はＳＤ
ＲＡＭアービタで、データ読出し部１７がＳＤＲＡＭ１
６からデータを読み出している間、ＣＰＵ１１からＳＤ
ＲＡＭ１６へのデータの書き込みを禁止し、ＳＤＲＡＭ
１６へのデータ書き込みとＳＤＲＡＭ１６からのデータ
の読み出しとを管理している。１５はＳＤＲＡＭコント
ローラで、ＳＤＲＡＭ１６へのデータ書き込みと、ＳＤ
ＲＡＭ１６からのデータの読み出しを行っている。１６
はＳＤＲＡＭで、ＶＲＡＭとして使用され、ここでは１
ワードが３２ビットで構成されている。１７はデータ読
出し部で、ＴＦＴタイミングコントローラ１９からのカ
ウント信号に応じて、ＳＤＲＡＭ１６からＴＦＴ液晶表
示部２０の１ライン分のデータを読み出している。１８
は非同期式ＦＩＦＯで、データ読出し部１７により読み
出されたデータを格納し、ＴＦＴタイミングコントロー
ラ１９からの要求に応じてデータを出力する。このＦＩ
ＦＯ１８は、３２ビット×２００の容量を有し、例え
ば、液晶表示部２０の画面上の４００ドット（１ワード
が２ドット分であるため）分の表示データを記憶するこ
とができる。ＴＦＴタイミングコントローラ１９は、非
同期式のＦＩＦＯ１８から表示データを読み出し、ＴＦ
Ｔ液晶表示部２０の仕様に合った表示クロックや同期信
号を生成し、ＴＦＴ液晶表示部２０に画像を表示させる
ために必要なデータ信号を生成して出力する。２０は、
ＴＦＴ液晶を備えたＴＦＴ液晶表示部である。

【００１４】尚、図１において、ＳＤＲＡＭ１６には、
各種制御信号及びバスとして、システムクロック信号(C
PU_CLK)、チップセレクト信号(CS)、書込みイネーブル
信号(WE)、ロー及びカラムアドレスストローブ信号(RA
S,CAS)、アドレスバス(A0-A10)及びデータバス(DATA)
（３２ビット）が接続されている。

【００１５】次に、この図１の装置の動作概要を簡単に
説明する。

【００１６】ＳＤＲＡＭアービタ１４により、表示のた
めのＳＤＲＡＭ１６からのデータ読み出しと、ＣＰＵ１
１からのデータ書き込みを調停するとともに、ＣＰＵ１
１からの設定に基づいて、自動的に所定量のデータをＳ
ＤＲＡＭ１６に書き込む。ＤＭＡコントローラ１２は、
転送データ量及びアドレスをＣＰＵ１１から受け取り、
メインメモリ１３の指定されたアドレスからＳＤＲＡＭ
１６の指定された書き込みアドレスへデータ転送を行
う。

【００１７】尚、ＣＰＵ１１は、電源投入時に所定のイ
ニシャル動作を行った後、ＤＭＡコントローラ１２、Ｓ
ＤＲＡＭアービタ１４及びＳＤＲＡＭコントローラ１５
に対してモード設定コマンドを発行し、バースト長（８
ワード、４ワード、２ワード、１ワード、フルページ）
の設定を行うことで、その後のＳＤＲＡＭ１６へのデー
タの読み書き動作におけるデータの受け渡し量が確定す
る。また、ＳＤＲＡＭ１６からのデータの読み出し、Ｓ
ＤＲＡＭ１６へのデータの書き込みはすべて読み出しコ
マンド、書き込みコマンドを設定した後、そのアクセス
するアドレスを設定し、ＳＤＲＡＭ１６へのデータの入
出力を行う必要がある。

【００１８】図２（Ａ），（Ｂ）は、このＳＤＲＡＭ１
６に入出力される各種制御信号及びデータ、アドレス信
号のタイミングを示すタイミングチャートで、図２
（Ａ）は、８ワードの読み出しタイミングを示し、図２
（Ｂ）は８ワードの書込みタイミングをそれぞれ示して
いる。

【００１９】図２（Ａ）において、２０１はＳＤＲＡＭ
１６から８ワード分のデータを読み出すために必要とな
るデータの読み出し期間を示している。２０２はシステ
ムクロック（ＣＰＵ_ＣＬＫ）で、ＳＤＲＡＭ１６に供
給されている。ＳＤＲＡＭ１６のローアドレスストロー
ブ（ＲＡＳ）信号２０４とチップセレクト信号２０３と
が同じタイミングでイネーブル（ロウレベル）になる
と、この時、アドレスバス２０７に出力されているアド
レスデータがローアドレスとしてＳＤＲＡＭ１６に保持
される。次に、ＳＤＲＡＭ１６のカラムアドレスストロ
ーブ（ＣＡＳ）信号２０５とチップセレクト（ＣＳ）信
号２０３とが同じタイミングでロウレベルになると、こ
の時、アドレスバス２０７に出力されているアドレスが
カラムアドレスとしてＳＤＲＡＭ１６に保持される。こ
こでは書込みイネーブル（ＷＥ）信号２０６がアクティ
ブ（ロウレベル）でないので、ＳＲＡＭ１６は、そのア
ドレスからデータを読み出してデータバスに出力する。
尚、ＤＡＴＡのＷ０〜Ｗ７のそれぞれは１ワードデータ
を示している。

【００２０】次に図２（Ｂ）を参照して、ＳＤＲＡＭ１
６への８ワード分のデータ書込みについて説明する。

【００２１】２１０はＳＤＲＡＭ１６にデータを書込む
のに必要となるデータの書込み期間を示している。この
場合もＳＤＲＡＭ１６のローアドレスストローブ（ＲＡ
Ｓ）信号２０４とチップセレクト信号２０３とが同じタ
イミングでイネーブルになって、アドレスバス２０７に
出力されているアドレスデータがローアドレスとしてＳ
ＤＲＡＭ１６に保持され、ＳＤＲＡＭ１６のカラムアド
レスストローブ（ＣＡＳ）信号２０５とチップセレクト
信号２０３とが同じタイミングでイネーブルになると、
その時にアドレスバス２０７に出力されているアドレス
がカラムアドレスとしてＳＤＲＡＭ１６に保持される。
このタイミングでは、書込みイネーブル（ＷＥ）信号２
０６がアクティブ（ロウレベル）であるため、このとき
にデータバスに出力されているデータが、ＲＡＳ，ＣＡ
Ｓ信号で保持されたＳＤＲＡＭ１６のアドレスから順次
書込まれる。

【００２２】２２０はＤＭＡコントローラ１２から出力
されるＤＭＡ転送要求（ＤＲＥＱ）信号、２２１はＳＤ
ＲＡＭコントローラ１５がＤＭＡコントローラ１２から
のＤＭＡ転送要求信号２２０に対して肯定応答した際に
出力するＤＭＡ転送許可（ＡＣＫ）信号である。また２
２２は、ＤＭＡコントローラ１２経由で送られてくるメ
インメモリ１３からの８ワードのデータ（ＤＭＡ_ＤＡ
ＴＡ：Ｗ０〜Ｗ７）を示している。

【００２３】図３（Ａ）は、ＴＦＴ液晶表示部２０にお
けるデータの読み出し及び書き込み期間を説明する図
で、図３（Ｂ）は、ＴＦＴ液晶表示部２０への制御信号
を説明する図である。

【００２４】図において、３０１は、表示データの未出
力期間（白い部分）を示し、３１０はＴＦＴ液晶表示部
２０にデータを出力するためにＳＤＲＡＭ１６からデー
タを読み出す期間（太線で囲まれた部分）を示してい
る。３１５は、ＳＤＲＡＭ１６のオートリフレッシュ期
間（太線で囲まれた部分）に相当している。又３２０
は、ＴＦＴ液晶表示部２０に表示データを出力する表示
出力期間を示している。

【００２５】図３（Ｂ）において、３３０はＴＦＴ液晶
表示部２０に供給されるＬＣＤクロック（ＬＣＤ_ＣＬ
Ｋ）信号である。３４０は表示データを示し、ＴＦＴ液
晶表示部２０に出力される、１ドット（＝１６ビット）
で表される（Ｌ_ＤＡＴＡ）信号である。３５０は、表
示データの出力開始／停止を表すイネーブル（ＥＮＡＢ
ＬＥ）信号である。３６０は、横方向のＬＣＤ_ＣＬＫ
３３０を“０”〜“７９９”までカウントし、各種信号
のタイミングを制御するカウンタの出力を表している。
尚、このカウンタはデータ読出し部１７に設けられてい
る。

【００２６】尚、本実施の形態では、ＬＣＤ_ＣＬＫ３
３０の周波数が、ＣＰＵ_ＣＬＫ２０２の周波数の１／
２の場合で説明する。

【００２７】本実施の形態で使用するＴＦＴ液晶表示部
２０は、ＶＧＡ（横６４０ドット×縦４８０ライン）サ
イズのＴＦＴ液晶を有し、横方向８００ＬＣＤ_ＣＬＫ
（３３０）の期間において、ＴＦＴタイミングコントロ
ーラ１９から、先頭から１４４個のＬＣＤ_ＣＬＫ以降
に表示データ３４０を出力し始める（図３（Ａ）参
照）。そして次に、横６４０ドット分の表示データ３４
０を、１ＬＣＤ_ＣＬＫに１つの表示データの割り合い
で読み出すために６４０個のＬＣＤ_ＣＬＫを出力す
る。ここで表示データが出力されている間、ＥＮＡＢＬ
Ｅ信号３５０はハイレベルとする。そして、それ以外の
期間を表示データ未出力期間３０１としてＥＮＡＢＬＥ
信号３５０をロウレベルとすることによりＴＦＴ液晶表
示部２０に画像が表示される。

【００２８】なお、表示データ未出力期間３０１では、
ＳＤＲＡＭ１６からの表示データの読み出しがないた
め、ＣＰＵ１１の命令に応じてＳＤＲＡＭ１６に自由に
書き込みができる。

【００２９】次に、本実施の形態に係る液晶表示装置に
おける表示データの読み出しについて、図１乃至図３を
参照して説明する。

【００３０】データ読出し部１７は、ＴＦＴタイミング
コントローラ１９から出力されるカウンタからのカウン
ト値に基づき、ＬＣＤ_ＣＬＫのカウント値が“７０”
になった時点で、ＳＤＲＡＭ１６からの８ワードのバー
スト転送を開始する。

【００３１】本実施の形態においては、ＳＤＲＡＭ１６
のデータバスが３２ビットで、１ドット当りのデータ量
が１６ビットであるため、１回（８ワード）のバースト
転送で、１６ドット分のデータを一度に読み出すことが
できる。従って、データ読出し部１７に、バースト転送
の回数をカウントするレジスタを設け、６４０ドット分
のデータを読み出すには、６４０÷１６＝４０回のバー
スト転送を連続して行えば良いことになる。ここで、１
回のバースト転送で使用するクロックは、データ読み出
し期間２０１（図２（Ａ））において、１３個のＣＰＵ
_ＣＬＫに相当しているため、４０回のバースト転送に
は、（１３×４０＝）５２０個のＣＰＵ_ＣＬＫが必要
となる。

【００３２】本実施の形態では、ＬＣＤ_ＣＬＫ３３０
の周波数が、ＣＰＵ_ＣＬＫ２０２の周波数の１／２、
即ち、２ＣＰＵ_ＣＬＫ＝１ＬＣＤ_ＣＬＫであるため、
２６０個のＬＣＤ_ＣＬＫ（＝５２０個のＣＰＵ_ＣＬ
Ｋ）の期間で、ＳＤＲＡＭ１６からの表示データの読み
出しが完了する。その後、３０個のＬＣＤ_ＣＬＫ分の
オートリフレッシュ期間３１５をとることで、それ以外
の期間をＳＤＲＡＭ１６への表示データの書き込み期間
として使用することができる。

【００３３】しかしながら、ＳＤＲＡＭ１６からのデー
タの読み出しを連続して行った場合、液晶表示部２０に
表示するタイミングが遅いため、その表示データを一時
ストックしておく必要がある。そこで、横方向のデータ
読み出し量（３２ビット×３２０段）の連続読み出しデ
ータを一時的に格納するための非同期式ＦＩＦＯ１８を
設けている。この非同期式ＦＩＦＯ１８は、３２ビット
単位でのデータの入出力を行う。このＦＩＦＯ１８にデ
ータを格納することだけを考えると、ＦＩＦＯの段数は
３２０段必要となるが、表示データの読み出し期間３１
０と表示期間３２０をある程度重ねることで、ＦＩＦＯ
１８にデータを格納している間に、そこからのデータの
読み出しも同時に行われることになり、必要な段数を減
らすことができる。

【００３４】本実施の形態において、データ読出し部１
７のカウンタの値が“７０”になった時点からバースト
転送を開始した場合、約２００段程度の非同期式ＦＩＦ
Ｏ１８で構成すれば、このＦＩＦＯ１８に全ての表示デ
ータを格納することができる。本実施の形態の非同期式
ＦＩＦＯ１８の場合、ＦＩＦＯ１８へのデータの書き込
みはデータ読出し部１７がＣＰＵ_ＣＬＫ２０２に同期
して行い、ＦＩＦＯ１８からのデータの読み出しは、Ｔ
ＦＴタイミングコントローラ１９がＬＣＤ_ＣＬＫ３３
０のタイミングで行う。従って、液晶表示部２０にデー
タを表示するためのデータ読み出し速度が、本実施の形
態では、実際の表示データ出力速度の２倍であるために
約２００段と設定したが、それぞれの周波数が変わった
場合、必要なＦＩＦＯの段数も変化する。ＴＦＴタイミ
ングコントローラ１９は、ＴＦＴ液晶表示部２０が要求
する仕様通りの周波数で、非同期ＦＩＦＯ１８からデー
タを読み出し、データ読出し部１７のカウンタの値から
表示時期を判断して、液晶表示部２０に表示データを出
力する。

【００３５】次に、ＳＤＲＡＭ１６へのデータの書き込
みについて図１乃至図３を用いて説明する。

【００３６】ＳＤＲＡＭ１６からの表示データの読み出
し期間中は、データ読出し部１７から読み出し開始信号
がＳＤＲＡＭアービタ１４に入力される。このＳＤＲＡ
Ｍアービタ１４は、読み出し開始信号が入力されない期
間に限ってＣＰＵ１１からＳＤＲＡＭ１６へのデータ書
き込みを許可する。ＳＤＲＡＭ１６へのデータの書き込
みが許可されたＣＰＵ１１は、ＳＤＲＡＭコントローラ
１５を介してＳＤＲＡＭ１６にデータを書き込む。この
際、データ読出し部１７から読み出し開始信号が出力さ
れると、ＳＤＲＡＭアービタ１４はＣＰＵ１１からの書
き込み命令を無効にし、データ読出し部１７による、Ｓ
ＤＲＡＭ１６からの表示データの読み出しを優先させ
る。

【００３７】本実施の形態において、ＳＤＲＡＭ１６か
らの表示データの連続読み出しが可能になった場合、デ
ータ書き込み期間は、図３（Ａ）の表示出力期間３２０
において、（横方向の総ＬＣＤ_ＣＬＫ(800)）−（表示
データ読み出し期間(260)）−（オートリフレッシュ期
間(30)）＝５１０（ＬＣＤ_ＣＬＫ）＝１０２０（ＣＰ
Ｕ_ＣＬＫ）となる。ＳＤＲＡＭ１６におけるバースト
書き込み期間２１０は１１ＣＰＵ_ＣＬＫに相当してい
るため、単純計算で（１０２０÷１１≒）９２回の書き
込みが可能になる。しかしながら、通常のＣＰＵ１１か
らのアクセスでは、１ドット書き込み毎に、メインメモ
リ１３からのデータの読み出しやデータセットのための
時間がかかってしまうため、有効にこの期間を使用する
ことができない。そこで、ＤＭＡコントローラ１２を設
け、メインメモリ１３からＳＤＲＡＭ１６へのデータ書
き込みにおけるデータセットを連続して行い、かつＳＤ
ＲＡＭ１６へのデータ書き込みのタイミングと同時にメ
インメモリ１３からのデータ読み出しを行うように設定
すれば、大量のデータを連続してＳＤＲＡＭ１６に書き
込むことができる。

【００３８】ここで、ＳＤＲＡＭ１６へのデータの書き
込みアドレスをＣＰＵ１１がＳＤＲＡＭコントローラ１
５に設定し、メインメモリ１３の読み出し開始アドレス
をＤＭＡコントローラ１２に設定した後、ＤＭＡコント
ローラ１２に起動命令を出力する。これによりＤＭＡコ
ントローラ１２は、ＤＲＥＱ信号２２０をロウレベルに
してＳＤＲＡＭコントローラ１５に出力する。ＳＤＲＡ
Ｍコントローラ１５はＤＲＥＱ信号２２０がロウレベル
になったのを検出するとＡＣＫ信号２２１をロウレベル
にして応答する。これにより、ＤＭＡコントローラ１２
によるＤＭＡデータ転送が許可されることになる。この
ＡＣＫ信号２２１を検出したＤＭＡコントローラ１２
は、データを８ワード連続でＤＭＡ出力する。ＤＭＡコ
ントローラ１２は、７ワード（Ｗ６）の最後でＤＲＥＱ
信号２２０をハイレベルにし、データの終了予告を行
う。これによりＳＤＲＡＭコントローラ１５は、ＤＲＥ
Ｑ信号２２０がハイレベルになった次のデータ（Ｗ７）
の最後でＡＣＫ信号２２１をハイレベルにする。こうし
て１回の８ワード分のＤＭＡ転送が完了する。ＤＭＡコ
ントローラ１２は、ＣＰＵ１１から指示された全てのデ
ータ転送が完了していない場合、再びＤＲＥＱ信号２２
０をロウレベルにし、ＳＤＲＡＭコントローラ１５から
のデータ転送要求（ＡＣＫ信号２２１のロウレベル）を
待つ。次に、ＳＤＲＡＭコントローラ１５は次回のＳＤ
ＲＡＭ１６へのデータ書き込みタイミングに合わせ、再
びＡＣＫ信号２２１をロウレベルにすることで、ＤＭＡ
コントローラ１２から読み出したデータ（ＤＡＴＡ）
を、時間的なロスなしでＳＤＲＡＭ１６に書き込むこと
ができる。

【００３９】図４は本実施の形態に係るＳＤＲＡＭ１６
からのデータの読み出しと、液晶表示部２０への表示動
作を説明するフローチャートである。

【００４０】まずステップＳ１で、ＴＦＴタイミングコ
ントローラ１９からデータ読出し部１７にＳＤＲＡＭ１
６からのデータ読み出し指示が入力されるとステップＳ
２に進み、データ読出し部１７は、ＳＤＲＡＭアービタ
１４に読み出し開始信号を出力する。これによりステッ
プＳ３で、ＳＤＲＡＭアービタ１４は、ＣＰＵ１１に対
してＳＤＲＡＭ１６へのデータ書込みを禁止を通知す
る。そしてステップＳ４に進み、データ読出し部１７
は、ＳＤＲＡＭコントローラ１５を介してＳＤＲＡＭ１
６からのデータの読み出しを開始し、その読み出したデ
ータをＦＩＦＯ１８に書込む。この時ステップＳ５で、
ＴＦＴタイミングコントローラ１９がＦＩＦＯ１８から
データの読み出しを行い、その読み出したデータをＴＦ
Ｔ液晶表示部２０に出力して表示する。

【００４１】図５は、ＣＰＵ１１とＤＭＡコントローラ
１２によるメインメモリ１３からのデータの読み出し
と、ＳＤＲＡＭ１６へのデータの書込み動作を説明する
フローチャートである。

【００４２】まずステップＳ１１で、ＳＤＲＡＭアービ
タ１４からの書込み許可を入力することにより、ＣＰＵ
１１によるＳＤＲＡＭ１６へのデータ書込みがエネーブ
ルになる。次にステップＳ１２に進み、ＳＤＲＡＭコン
トローラ１５にＳＤＲＡＭ１６の書込みアドレスを設定
する。次にステップＳ１３に進み、ＤＭＡコントローラ
１３に対して、メインメモリ１３の読み出し開始アドレ
ス、ＤＭＡ転送データ量（ワード数）等を設定し、ステ
ップＳ１４でＤＭＡ転の開始を指示する。これにより前
述のＤＲＥＱ信号がロウレベルになり、ステップＳ１５
で、ＳＤＲＡＭコントローラ１５からＡＣＫ信号が送ら
れるとステップＳ１６に進み、８ワードのＤＭＡ転送が
行われる。そしてステップＳ１７に進み、ＤＭＡコント
ローラ１２に設定されたデータ量（ワード数）のＤＭＡ
データ転送が終了したかを調べ、終了していなければス
テップＳ１４に戻り、再びＤＲＥＱ信号をロウレベルに
して、ＤＭＡ転送を要求する。こうしてステップＳ１７
で、ステップＳ１３で設定されたＤＭＡデータ転送が完
了すると、メインメモリ１１からＳＤＲＡＭ１６へのデ
ータの書込み処理を終了する。

【００４３】以上説明したように本実施の形態１によれ
ば、ＳＤＲＡＭ１６からのデータの読み出しが行なわれ
ない期間に、メインメモリからＳＤＲＡＭ１６に高速に
データを転送して書込むことができる。

【００４４】［実施の形態２］前述の実施の形態１で
は、ＳＤＲＡＭ１６において通常使用される８ワード単
位での連続読み出し機能を使用した場合で説明したが、
これをＳＤＲＡＭの他の機能である、フルページ連続読
み出し機能を使用することにより、同様の効果を達成す
ることができる。

【００４５】図６は、本発明の実施の形態２に係る液晶
表示装置における動作を説明するタイミングチャートで
ある。

【００４６】図６において、４０１はフルページ読み出
しを実行した場合のデータ出力例、４０２はデータ数カ
ウンタである。前述の実施の形態１における８ワード連
続データ転送の場合には、８ワードを転送するごとに、
リードコマンドの設定と書き込みアドレスの設定を行う
必要があった。これに対し、フルページの連続データ読
み出しの場合には、一度のリードコマンドの設定と書き
込みアドレスの設定で、最大２５６ワードを連続して読
み出すことができる。

【００４７】従って、前述の実施の形態１では、バース
ト読み出しの回数をカウントすることにより、ＳＤＲＡ
Ｍ１６からのデータの読み出し量を制御していたが、本
実施の形態２のように、フルページの連続読み出しを行
うことにより、読み出したデータ数をカウントするだけ
で、読み出しデータ量を制御することができる。

【００４８】［実施の形態３］前述の実施の形態１で
は、非同期式ＦＩＦＯ１８を用いることにより、液晶表
示部２０の表示クロックの周波数とシステムクロックの
周波数との違いに対処できるようにした。ここでもし、
システムクロックの周波数と表示クロックの周波数とが
同じか、或いは、これらシステムクロックと表示クロッ
クの周波数が同期していて、表示クロックの周波数が、
システムクロックの周波数の１／２、もしくは１／４の
場合には、同期式ＦＩＦＯを用いることでも同様の装置
を実現できる。

【００４９】図７は、本発明の実施の形態３に係る液晶
表示装置における動作を説明するタイミングチャート
で、ここでは表示クロックの周波数が、システムクロッ
クの周波数の１／２の場合の例を示している。

【００５０】図において、５０１はシステムクロックで
あるＣＰＵ_ＣＬＫ、５０２は表示クロックであるＬＣ
Ｄ_ＣＬＫである。５０３はＣＰＵ_ＣＬＫ５０１のタイ
ミングで読み出した表示データを示し、５０４は実際に
液晶表示部２０に出力する表示データである。５０５は
システムクロック５０１に同期してカウントする、表示
データの読み出しに使用するカウンタで、このカウンタ
はデータ読出し部１７に設けられている。

【００５１】前述の実施の形態１では、システムクロッ
ク５０１に同期して非同期式ＦＩＦＯ１８にデータを書
き込み、表示クロック５０２に同期して非同期式ＦＩＦ
Ｏ１８からデータの読み出しを行っていた。

【００５２】これに対し本実施の形態３では、上記の条
件に合致する場合、表示開始に合せてデータ読出し部１
７のカウンタを起動し、カウンタのカウント値が偶数の
時にシステムクロック５０１のタイミングで、ＦＩＦＯ
からデータを読み出すことにより、液晶表示部２０への
表示データの出力タイミングに間に合わせることができ
る。

【００５３】なお本発明は、複数の機器（例えばホスト
コンピュータ、インターフェース機器、リーダ、プリン
タなど）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機、ファクシミリ装置
など）に適用してもよい。

【００５４】また本発明の目的は、前述した実施形態の
機能を実現するソフトウェアのプログラムコードを記録
した記憶媒体（または記録媒体）を、システムあるいは
装置に供給し、そのシステムあるいは装置のコンピュー
タ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプ
ログラムコードを読み出し実行することによっても、達
成される。この場合、記憶媒体から読み出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。また、コンピュータが読
み出したプログラムコードを実行することにより、前述
した実施形態の機能が実現されるだけでなく、そのプロ
グラムコードの指示に基づき、コンピュータ上で稼働し
ているオペレーティングシステム（ＯＳ）などが実際の
処理の一部または全部を行い、その処理によって前述し
た実施形態の機能が実現される場合も含まれる。

【００５５】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張カー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書込まれた後、そのプログラムコードの指示
に基づき、その機能拡張カードや機能拡張ユニットに備
わるＣＰＵなどが実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれる。

【００５６】以上説明したように本実施の形態によれ
ば、使用する液晶表示部のライン方向のデータを連続し
てＶＲＡＭから読み出して表示部に転送可能にすること
により、ＶＲＡＭからのデータ読み出しに要する時間を
短縮させ、ＶＲＡＭへのデータ書き込み時間を大幅に増
やすことができた。

【００５７】更に、ＶＲＡＭへのデータ書込みに際し
て、ＤＭＡコントローラ等を使用することにより、短時
間で無駄のない連続データ転送及び書き込みを行うこと
により描画処理速度を大幅に向上することができる。

【００５８】

【発明の効果】以上説明したように本発明によれば、表
示用メモリからのデータ読み出しに要する時間を短縮し
て、表示用メモリへのデータ書込みを行い易くできると
いう効果がある。

【００５９】又本発明によれば、表示用メモリへのデー
タ転送及び書込みに要する時間を短縮して、表示データ
の更新を容易にできる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る液晶表示装置の構成
を示すブロック図である。

【図２】本実施の形態１に係る液晶表示装置のＳＤＲＡ
Ｍからのデータの読出し（Ａ）、及びデータの書込み動
作（Ｂ）を説明するタイミングチャートである。

【図３】本実施の形態１に係る液晶表示装置における表
示部への表示出力タイミングを説明するタイミングチャ
ートである。

【図４】本発明の実施の形態に係る液晶表示装置におけ
るＳＤＲＡＭからのデータの読み出しと、液晶表示部へ
の表示動作を説明するフローチャートである。

【図５】本発明の実施の形態に係る液晶表示装置におけ
るＣＰＵとＤＭＡコントローラによるメインメモリから
のデータの読み出しと、ＳＤＲＡＭへのデータの書込み
動作を説明するフローチャートである。

【図６】本発明の実施の形態２に係る液晶表示装置のＳ
ＤＲＡＭへのアクセスを説明するタイミングチャートで
ある。

【図７】本発明の実施の形態３に係る液晶表示装置の動
作を説明するタイミングチャートである。

【図８】従来の液晶表示装置を説明するブロック図であ
る。

Claims

【特許請求の範囲】

【請求項１】画像データを記憶する記憶手段と、表示部に表示する表示データを格納する表示データ格納
手段と、前記記憶手段に記憶された画像データを前記表示データ
格納手段にＤＭＡにより転送するＤＭＡ転送手段と、前記表示データ格納手段に記憶された表示データを読み
出して表示部に出力する表示出力手段と、前記ＤＭＡ転送手段と前記表示出力手段による動作を調
停する調停手段と、を有することを特徴とする表示制御
装置。
【請求項２】前記表示データ格納手段は、シンクロナ
スダイナミックＲＡＭを含むことを特徴とする請求項１
に記載の表示制御装置。
【請求項３】前記表示出力手段は、前記表示部におけ
る表示動作と、前記表示データ格納手段に記憶された表
示データの読み出し動作との速度差を補償するためのバ
ッファを備えることを特徴とする請求項１又は２に記載
の表示制御装置。
【請求項４】前記調停手段は、前記表示出力手段によ
る前記表示データ格納手段からの表示データの読み出し
の際には、前記ＤＭＡ転送手段による前記表示データ格
納手段への転送を禁止することを特徴とする請求項１乃
至３のいずれか１項に記載の表示制御装置。
【請求項５】前記ＤＭＡ転送手段は、バースト転送に
より複数ワードのデータを転送することを特徴とする請
求項１乃至５のいずれか１項に記載の表示制御装置。
【請求項６】メモリに記憶された画像データを、ビデ
オメモリにＤＭＡにより転送するＤＭＡ転送工程と、前記ビデオメモリに記憶された表示データを読み出して
表示部に出力する表示出力工程と、前記ＤＭＡ転送工程と前記表示出力工程を調停する調停
工程と、を有することを特徴とする表示制御方法。
【請求項７】前記ビデオメモリは、シンクロナスダイ
ナミックＲＡＭを含むことを特徴とする請求項６に記載
の表示制御方法。
【請求項８】前記表示出力工程では、前記表示部にお
ける表示動作と、前記ビデオメモリに記憶された表示デ
ータの読み出し動作との速度差を補償するためにデータ
を記憶するバッファを使用することを特徴とする請求項
６又は７に記載の表示制御方法。
【請求項９】前記調停工程では、前記表示出力工程で
の前記表示データ格納手段からの表示データの読み出し
の際には、前記ＤＭＡ転送工程での前記ビデオメモリへ
のデータ転送を禁止することを特徴とする請求項６乃至
８のいずれか１項に記載の表示制御方法。
【請求項１０】前記ＤＭＡ転送工程では、バースト転
送により複数ワードのデータを転送することを特徴とす
る請求項６乃至９のいずれか１項に記載の表示制御方
法。