JPH0438788A - リフレッシュ方式 - Google Patents
リフレッシュ方式Info
- Publication number
- JPH0438788A JPH0438788A JP2144534A JP14453490A JPH0438788A JP H0438788 A JPH0438788 A JP H0438788A JP 2144534 A JP2144534 A JP 2144534A JP 14453490 A JP14453490 A JP 14453490A JP H0438788 A JPH0438788 A JP H0438788A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- address
- request
- access
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、リフレッシュ方式に関し、特にダイナミック
ＲＡＭ （以下、ＤＲＡＭという）を使用したメモリ
部におけるリフレッシュ方式に関するものである。
ＲＡＭ （以下、ＤＲＡＭという）を使用したメモリ
部におけるリフレッシュ方式に関するものである。
（従来の技術）
従来、少なくともＣＰＵと主記憶装置を有するコンピュ
ータシステム等の主記憶装置（メモリ部）の記憶素子と
してＤＲＡＭを使用する場合には、リフレッシュが必要
である。リフレッシュは一定時間内に行う必要があるが
、全部の素子を一時的に集中して行うと電源電流が集中
するために、一定時間内に分散してリフレッシュを行う
のが一般的である。
ータシステム等の主記憶装置（メモリ部）の記憶素子と
してＤＲＡＭを使用する場合には、リフレッシュが必要
である。リフレッシュは一定時間内に行う必要があるが
、全部の素子を一時的に集中して行うと電源電流が集中
するために、一定時間内に分散してリフレッシュを行う
のが一般的である。
この例としては、特開昭６２−１９２０９２号公報が挙
げられる。この方式では、ＤＲＡＭを使用したメモリ部
において、リフレッシュ要求とＣＰＵからのアクセス要
求とが競合した場合、リフレッシュ・アドレスとアクセ
ス・アドレス（ここでいうアドレスとは、ともにＤＲＡ
Ｍから見るとロウ・アドレスにあたる。）を比較し、結
果が一致した時、ＣＰＵからのアクセス要求を実行させ
る。この実行は、競合したリフレッシュ要求の実行を含
むことになり、従って、競合する両要求を達成するとい
うものであった。
げられる。この方式では、ＤＲＡＭを使用したメモリ部
において、リフレッシュ要求とＣＰＵからのアクセス要
求とが競合した場合、リフレッシュ・アドレスとアクセ
ス・アドレス（ここでいうアドレスとは、ともにＤＲＡ
Ｍから見るとロウ・アドレスにあたる。）を比較し、結
果が一致した時、ＣＰＵからのアクセス要求を実行させ
る。この実行は、競合したリフレッシュ要求の実行を含
むことになり、従って、競合する両要求を達成するとい
うものであった。
（発明が解決しようとする課題）
しかし、以上に述べた方法にあっては、リフレッシュ要
求とＣＰＵからのアクセス要求が競合した場合のみに両
要求のアドレスが比較され、そしてそれが一致した時に
ＣＰＵからのアクセス要求を実行することにより、競合
したリフレッシュ要求を同時に満たしているという点で
、両要求の競合時におけるリフレッシュ要求の実行の省
略というものであるが、両要求の競合が発生し、その時
の両要求のアドレスが一致した場合に限られる為、確率
的には低く、現実的に考えて、満足できるものは得られ
なかった。
求とＣＰＵからのアクセス要求が競合した場合のみに両
要求のアドレスが比較され、そしてそれが一致した時に
ＣＰＵからのアクセス要求を実行することにより、競合
したリフレッシュ要求を同時に満たしているという点で
、両要求の競合時におけるリフレッシュ要求の実行の省
略というものであるが、両要求の競合が発生し、その時
の両要求のアドレスが一致した場合に限られる為、確率
的には低く、現実的に考えて、満足できるものは得られ
なかった。
本発明の目的は、このような従来の問題を解決し、次回
に実行しようとするリフレッシュアドレスとＣＰＵから
のアクセスアドレスを常時比較し、一致した場合、ＣＰ
Ｕからのアクセス要求を実行することにより、同一アド
レスのリフレッシュ要求の実行を大幅に省略する優れた
リフレッシュ方式を提供することにある。
に実行しようとするリフレッシュアドレスとＣＰＵから
のアクセスアドレスを常時比較し、一致した場合、ＣＰ
Ｕからのアクセス要求を実行することにより、同一アド
レスのリフレッシュ要求の実行を大幅に省略する優れた
リフレッシュ方式を提供することにある。
（課題を解決するための手段）
上記目的を達成するため、本発明のリフレッシュ方式は
、メモリ手段内のメモリをリフレッシュするリフレッシ
ュ方式において、上記メモリ手段内に、リフレッシュ実
行後、次回のリフレッシュアドレスを示しているリフレ
ッシュアドレスカウンタと、次回のリフレッシュアドレ
スと、上記メモリ手段に接続されたＣＰＵからのアクセ
スアドレスとを常時比較し、一致したことを通知するロ
ウアドレスコンパレータと、該ロウアドレスコンパレー
タから両方のロウアドレスが一致していることを受けた
時、上記ＣＰＵからのアクセスを実行させ、競合したリ
フレッシュ要求または競合に至らないまでも要求を出力
しようとしている次回のリフレッシュを省略させるリフ
レッシュコントローラとを有し、該リフレッシュコント
ローラは、リフレッシュの省略により省略されたリフレ
ッシュの次のリフレッシュの設定を行うことに特徴があ
る。
、メモリ手段内のメモリをリフレッシュするリフレッシ
ュ方式において、上記メモリ手段内に、リフレッシュ実
行後、次回のリフレッシュアドレスを示しているリフレ
ッシュアドレスカウンタと、次回のリフレッシュアドレ
スと、上記メモリ手段に接続されたＣＰＵからのアクセ
スアドレスとを常時比較し、一致したことを通知するロ
ウアドレスコンパレータと、該ロウアドレスコンパレー
タから両方のロウアドレスが一致していることを受けた
時、上記ＣＰＵからのアクセスを実行させ、競合したリ
フレッシュ要求または競合に至らないまでも要求を出力
しようとしている次回のリフレッシュを省略させるリフ
レッシュコントローラとを有し、該リフレッシュコント
ローラは、リフレッシュの省略により省略されたリフレ
ッシュの次のリフレッシュの設定を行うことに特徴があ
る。
また、上記本発明のリフレッシュ方式において、上記法
のリフレッシュの設定は、上記リフレッシュアドレスカ
ウンタの値を１つインクリメントさせるとともに、リフ
レッシュ周期をカウントしている上記メモリ手段内のリ
フレッシュリクエスタのタイマの値を初期値に設定する
ことにより行うことに特徴がある。
のリフレッシュの設定は、上記リフレッシュアドレスカ
ウンタの値を１つインクリメントさせるとともに、リフ
レッシュ周期をカウントしている上記メモリ手段内のリ
フレッシュリクエスタのタイマの値を初期値に設定する
ことにより行うことに特徴がある。
（作用）
本発明においては、上記リフレッシュコントローラは、
リフレッシュの省略により省略されたリフレッシュの次
のリフレッシュの設定を行う。
リフレッシュの省略により省略されたリフレッシュの次
のリフレッシュの設定を行う。
ここで、次のリフレッシュの設定は、上配りフレッシュ
アドレスカウンタの値を１つインクリメントさせるとと
もに、リフレッシュ周期をカウントしている上記メモリ
手段内のリフレッシュリクエスタのタイマの値を初期値
に設定することにより行う。
アドレスカウンタの値を１つインクリメントさせるとと
もに、リフレッシュ周期をカウントしている上記メモリ
手段内のリフレッシュリクエスタのタイマの値を初期値
に設定することにより行う。
（実施例）
以下、本発明の一実施例を、図面により詳細に説明する
。
。
第１図は、本発明の一実施例を示すメモリ部のブロック
図である。これは、アドレスの流れを主として示してい
る。
図である。これは、アドレスの流れを主として示してい
る。
第１図において、１はｃｐｕ （図示せず）からのア
ドレス、信号線のレシーバ、２はリフレッシュリクエス
タ、３はアクセスリクエスタ、４はリフレッシュアドレ
スカウンタ、５はロウアドレスコンパレータ、６はリフ
レッシュロウアドレスゲート、７はアクセスロウアドレ
スゲート、８はリフレッシュコントローラ、９はメモリ
アドレスマルチプレクサ、ｌＯはＤＲＡＭ、１１はＣＰ
Ｕからのアドレス、信号線、１２はネームマツチアドレ
ス、信号糸泉、１３はアクセスロウアドレス、１４はア
クセスコラムアドレス、１５はリフレッシュロウアドレ
ス、１６はメモリアドレスである。
ドレス、信号線のレシーバ、２はリフレッシュリクエス
タ、３はアクセスリクエスタ、４はリフレッシュアドレ
スカウンタ、５はロウアドレスコンパレータ、６はリフ
レッシュロウアドレスゲート、７はアクセスロウアドレ
スゲート、８はリフレッシュコントローラ、９はメモリ
アドレスマルチプレクサ、ｌＯはＤＲＡＭ、１１はＣＰ
Ｕからのアドレス、信号線、１２はネームマツチアドレ
ス、信号糸泉、１３はアクセスロウアドレス、１４はア
クセスコラムアドレス、１５はリフレッシュロウアドレ
ス、１６はメモリアドレスである。
リフレッシュリクエスタ２は一定周期毎（約１６μｓ）
にリフレッシュ要求をリフレッシュコントローラ８に出
力している。
にリフレッシュ要求をリフレッシュコントローラ８に出
力している。
アクセスリクエスタ３は、ＣＰＵからのアクセスがこの
メモリ部へのものかを判断するアドレス（ネームマツチ
アドレス）、信号線を人力し、もしこのメモリ部へのア
クセスであると判断したならば、アクセス要求をリフレ
ッシュコントローラ８に出力する。
メモリ部へのものかを判断するアドレス（ネームマツチ
アドレス）、信号線を人力し、もしこのメモリ部へのア
クセスであると判断したならば、アクセス要求をリフレ
ッシュコントローラ８に出力する。
リフレッシュアドレスカウンタ４は、リフレッシュ実行
のためのアドレスを出力している。リフレッシュ実行後
、または、後述するＣＰＵのアクセス実行により、リフ
レッシュ要求が省略された場合、アドレスカウンタ値を
１つインクリメントしておき、常に次回のリフレッシュ
実行のアドレスを示すようにしている。
のためのアドレスを出力している。リフレッシュ実行後
、または、後述するＣＰＵのアクセス実行により、リフ
レッシュ要求が省略された場合、アドレスカウンタ値を
１つインクリメントしておき、常に次回のリフレッシュ
実行のアドレスを示すようにしている。
ロウアドレスコンパレータ５は、リフレッシュアドレス
カウンタ４の値（リフレッシュロウアドレス１５）とＣ
ＰＵからのアクセス要求時のアドレス（アクセスロウア
ドレス１３）を常時比較していて、一致したならば、そ
の旨をリフレッシュコントローラ８に出力する。
カウンタ４の値（リフレッシュロウアドレス１５）とＣ
ＰＵからのアクセス要求時のアドレス（アクセスロウア
ドレス１３）を常時比較していて、一致したならば、そ
の旨をリフレッシュコントローラ８に出力する。
以上のことから、リフレッシュコントローラ８は、リフ
レッシュ要求とＣＰＵからのアクセス要求が競合した場
合のみならず、ＣＰＵからのアクセス要求だけが入力さ
れた場合においても、ロウアドレスコンパレータ５から
両方のロウアドレスが一致していると通知を受けたなら
ば、ＣＰＵからのアクセス要求を実行させる。この実行
は、競合したリフレッシュ要求、または、競合に至らな
いまでも要求を出力しようとしている次回のリフレッシ
ュの実行を含むため、これらのリフレッシュを省略する
ことができる。また、この時、リフレッシュコントロー
ラ８は、リフレッシュアドレスカウンタ４の値を１つイ
ンクリメントさせるとともに、リフレッシュリクエスタ
２のリフレッシュ周期をカウントしているタイマの値を
初期値（周期を最初からカウントし直させることをいう
）に設定させる。これにより、省略されたリフレッシュ
の次のリフレッシュの設定を行っておく。この省略され
たリフレッシュの次のリフレッシュの設定において、リ
フレッシュリクエスタ２のリフレッシュ周期をカウント
しているタイマの値を初期値に設定するということは、
次のリフレッシュ要求を出力するまでに約１６μｓ （
リフレッシュ周期）あるということである。従って、こ
の約１６μｓ後にリフレッシュ要求が出力されるまでの
間にＣＰＵからのアクセスがあり、ロウアドレスコンパ
レータ５にて一致したならば、また、リフレッシュが省
略されることになる。
レッシュ要求とＣＰＵからのアクセス要求が競合した場
合のみならず、ＣＰＵからのアクセス要求だけが入力さ
れた場合においても、ロウアドレスコンパレータ５から
両方のロウアドレスが一致していると通知を受けたなら
ば、ＣＰＵからのアクセス要求を実行させる。この実行
は、競合したリフレッシュ要求、または、競合に至らな
いまでも要求を出力しようとしている次回のリフレッシ
ュの実行を含むため、これらのリフレッシュを省略する
ことができる。また、この時、リフレッシュコントロー
ラ８は、リフレッシュアドレスカウンタ４の値を１つイ
ンクリメントさせるとともに、リフレッシュリクエスタ
２のリフレッシュ周期をカウントしているタイマの値を
初期値（周期を最初からカウントし直させることをいう
）に設定させる。これにより、省略されたリフレッシュ
の次のリフレッシュの設定を行っておく。この省略され
たリフレッシュの次のリフレッシュの設定において、リ
フレッシュリクエスタ２のリフレッシュ周期をカウント
しているタイマの値を初期値に設定するということは、
次のリフレッシュ要求を出力するまでに約１６μｓ （
リフレッシュ周期）あるということである。従って、こ
の約１６μｓ後にリフレッシュ要求が出力されるまでの
間にＣＰＵからのアクセスがあり、ロウアドレスコンパ
レータ５にて一致したならば、また、リフレッシュが省
略されることになる。
もし、ＣＰＵからのアクセスアドレスが、リフレッシュ
アドレスカウンタ４の示すアドレスと次々に一致したな
らば、リフレッシュの実行は、はとんどなくなると言え
る。
アドレスカウンタ４の示すアドレスと次々に一致したな
らば、リフレッシュの実行は、はとんどなくなると言え
る。
（発明の効果）
以上説明したように、本発明によれば、次回のリフレッ
シュアドレスを示しているリフレッシュアドレスカウン
タと、そのアドレスとＣＰＵからのアクセスアドレスを
常時比較しているロウアドレスコンパレータと、その比
較結果が一致していたならば、ＣＰＵからのアクセス要
求を実行させ、競合したリフレッシュ要求または、競合
に至らないまでも要求を出力しようとしている次回のリ
フレッシュを省略させ、次のリフレッシュの設定を行う
リフレッシュコントローラとを設けることにより、リフ
レッシュの実行を大幅に省略することが期待できる。
シュアドレスを示しているリフレッシュアドレスカウン
タと、そのアドレスとＣＰＵからのアクセスアドレスを
常時比較しているロウアドレスコンパレータと、その比
較結果が一致していたならば、ＣＰＵからのアクセス要
求を実行させ、競合したリフレッシュ要求または、競合
に至らないまでも要求を出力しようとしている次回のリ
フレッシュを省略させ、次のリフレッシュの設定を行う
リフレッシュコントローラとを設けることにより、リフ
レッシュの実行を大幅に省略することが期待できる。
第１図は本発明の一実施例を示すリフレッシュ方式を説
明するための図である。 １：レシーバ、 ２：リフレッシュリクエスタ、 ３：アクセスリクエスタ、 ４：リフレッシュアドレスカウンタ、 ５：ロウアドレスコンパレータ、 ６：リフレッシュロウアドレスゲート、７：アクセスロ
ウアドレスゲート、 ８：リフレッシュコントローラ、 ９：メモリアドレスマルチプレクサ、 １０ ： ＤＲＡＭ １１ ： ＣＰＵからのアドレス、信号線、１２：ネー
ムマッチアドレス、信号線、１３：アクセスロウアドレ
ス、 １４：アクセスコラムアドレス、 １５：リフレッシュロウアドレス、 １６：メモリアドレス。
明するための図である。 １：レシーバ、 ２：リフレッシュリクエスタ、 ３：アクセスリクエスタ、 ４：リフレッシュアドレスカウンタ、 ５：ロウアドレスコンパレータ、 ６：リフレッシュロウアドレスゲート、７：アクセスロ
ウアドレスゲート、 ８：リフレッシュコントローラ、 ９：メモリアドレスマルチプレクサ、 １０ ： ＤＲＡＭ １１ ： ＣＰＵからのアドレス、信号線、１２：ネー
ムマッチアドレス、信号線、１３：アクセスロウアドレ
ス、 １４：アクセスコラムアドレス、 １５：リフレッシュロウアドレス、 １６：メモリアドレス。
Claims (2)
- （１）メモリ手段内のメモリをリフレッシュするリフレ
ッシュ方式において、 上記メモリ手段内に、 リフレッシュ実行後、次回のリフレッシュアドレスを示
しているリフレッシュアドレスカウンタと、 次回のリフレッシュアドレスと、上記メモリ手段に接続
されたＣＰＵからのアクセスアドレスとを常時比較し、
一致したことを通知するロウアドレスコンパレータと、 該ロウアドレスコンパレータから両方のロウアドレスが
一致していることを受けた時、上記ＣＰＵからのアクセ
スを実行させ、競合したリフレッシュ要求または競合に
至らないまでも要求を出力しようとしている次回のリフ
レッシュを省略させるリフレッシュコントローラとを有
し、 該リフレッシュコントローラは、リフレッシュの省略に
より省略されたリフレッシュの次のリフレッシュの設定
を行うことを特徴とするリフレッシュ方式。 - （２）上記次のリフレッシュの設定は、上記リフレッシ
ュアドレスカウンタの値を１つインクリメントさせると
ともに、リフレッシュ周期をカウントしている上記メモ
リ手段内のリフレッシュリクエスタのタイマの値を初期
値に設定することにより行うことを特徴とする請求項１
記載のリフレッシュ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2144534A JPH0438788A (ja) | 1990-06-04 | 1990-06-04 | リフレッシュ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2144534A JPH0438788A (ja) | 1990-06-04 | 1990-06-04 | リフレッシュ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0438788A true JPH0438788A (ja) | 1992-02-07 |
Family
ID=15364550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2144534A Pending JPH0438788A (ja) | 1990-06-04 | 1990-06-04 | リフレッシュ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0438788A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5713969A (en) * | 1995-12-27 | 1998-02-03 | Kao Corporation | Abrasives composition and process for producing substrate for magnetic recording medium |
| US6007592A (en) * | 1996-11-14 | 1999-12-28 | Nissan Chemical Industries, Ltd. | Polishing composition for aluminum disk and polishing process therewith |
| US6894942B2 (en) | 2002-05-17 | 2005-05-17 | Hynix Semiconductor, Inc. | Refresh control circuit and method for semiconductor memory device |
-
1990
- 1990-06-04 JP JP2144534A patent/JPH0438788A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5713969A (en) * | 1995-12-27 | 1998-02-03 | Kao Corporation | Abrasives composition and process for producing substrate for magnetic recording medium |
| US6007592A (en) * | 1996-11-14 | 1999-12-28 | Nissan Chemical Industries, Ltd. | Polishing composition for aluminum disk and polishing process therewith |
| US6894942B2 (en) | 2002-05-17 | 2005-05-17 | Hynix Semiconductor, Inc. | Refresh control circuit and method for semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62149099A (ja) | メモリアクセス制御回路 | |
| JPH0438788A (ja) | リフレッシュ方式 | |
| JP2001135079A (ja) | メモリ制御装置 | |
| JPH06236683A (ja) | メモリリフレッシュ制御回路 | |
| JP3061810B2 (ja) | ダイナミツクｒａｍリフレツシユ制御方式 | |
| JPH097367A (ja) | Ｄｒａｍリフレッシュ装置及びｄｒａｍのリフレッシュ方法 | |
| JP2913099B2 (ja) | Ｄｒａｍリフレッシュ装置 | |
| JPS62259295A (ja) | リフレツシユ制御方式 | |
| JPS63247996A (ja) | メモリアクセス方法 | |
| JPH07114496A (ja) | 共有メモリ制御回路 | |
| JPS60263395A (ja) | マイクロ・プロセツサ | |
| JP2903413B2 (ja) | Ｄｒａｍのリフレッシュ制御方法 | |
| JP3206013B2 (ja) | ダイレクト・メモリ・アクセス転送制御装置 | |
| JPH07326188A (ja) | メモリリフレッシュ装置および方法 | |
| JPH117763A (ja) | Ｄｒａｍリフレッシュ制御方法及びその回路 | |
| JPH01237994A (ja) | Ｄｒａｍリフレッシュ制御装置 | |
| JPS62134896A (ja) | メモリ制御方式 | |
| JPH04362593A (ja) | Ｄｒａｍのリフレッシュ制御装置 | |
| JPH04181590A (ja) | メモリリフレッシュ制御方法 | |
| JPS63304497A (ja) | リフレツシユ回路 | |
| JP2877465B2 (ja) | メモリバンクへのデータ転送制御方式 | |
| JPH01307997A (ja) | メモリ装置 | |
| JPH0784866A (ja) | メモリ制御回路 | |
| JPS62214588A (ja) | ダイナミツクメモリのリフレツシユ制御方法 | |
| JPH1049436A (ja) | 主記憶制御回路 |