JPS63247996A - メモリアクセス方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明はメモリアクセス方法に関し、さらに詳細にい
えば、リフレッシュサイクルを必要とするメモリに対す
るアクセス方法に関する。

〈従来の技術〉 従来から、グラフィックディスプレイ装置等のデータ処
理装置に組込まれるメインメモリ、フレームメモリ等と
してダイナミックＲＡＭ　（以下、ＤＲＡＭと略称する
）を使用する場合には、ＤＲＡＭに格納されている情報
を確実に保持させ続けるために、周辺回路としてリフレ
ッシュコントロール回路を設け、ＤＲＡＭの情報保持時
間よりも長くない所定時間毎にリフレッシュサイクルを
強制的に挿入するようにしている。

したがって、プロセッサ、ＤＭＡコントローラ等の外部
デバイスにより上記ＤＲＡＭをアクセスする場合には１
．上記リフレッシュサイクルを避けることが必要になる
。

このような点を考慮して、従来は、第６図に示すように
、外部デバイス（２１）から出力されるリクエスト信号
をリフレッシュコントローラ（２２）に供給し、リフレ
ッシュコントローラ（２２）から出力されるアクノリッ
ジ信号を上記外部デバイス（２１）に供給している。

したがって、外部デバイス（２１）から出力されるリク
エスト信号がリフレッシュコントローラ（２２）に供給
された場合には、リフレッシュコントローラ（２２）に
おいてリフレッシュサイクルであるか否かを判別し、リ
フレッシュサイクルでないと判別された場合に−は、直
ちにＤＲＡＭへのアクセスを行ない、アクノリッジ信号
を外部デバイス（２１）に供給することによりアクセス
を終了させることができる。逆に、リフレッシュサイク
ルであると判別された場合には、メモリアクセス、およ
びアクノリッジ信号の供給を待ち、リフレッシュサイク
ルが終了した後にメモリアクセスを行ない、アクノリッ
ジ信号を外部デバイス（２１）に供給することによりア
クセスを終了させることができる。

〈発明が解決しようとする問題点〉 上記のメモリアクセス方法においては、外部デバイス（
２１）がリクエスト信号をリフレッシュコントローラ（
２２）に供給してから、リフレッシュコントローラ（２
２）から出力されるアクノリッジ信号を受信するまでの
所要時間が不明であり、上記リクエスト信号をリフレッ
シュコントローラ（２２）に供給したタイミングにおい
て既にリフレッシュサイクルになっている場合等におい
ては、リフレッシュサイクルが終了するまで外部デバイ
ス（２１）が待たされてしまい、全体としてメモリアク
セス所要時間が長くなってしまうことになるという問題
がある。

また、リフレッシュコントローラ（２２）においては、
リクエスト信号が供給されるタイミングが不明であるか
ら、常時リクエスト信号とリフレッシュサイクルとの比
較を行ないながら待機しなければならず、処理上の負担
が増加するという問題がある。

特に、外部デバイス（２１）がビットスライスプロセッ
サである場合には、マイクロプログラムシーケンスに基
いて予め処理順序が定められており、先行する処理が終
了した後において初めて次の処理を行なうことができる
ようにしている関係上、メモリアクセスのためのリクエ
スト信号を供給した時点がリフレッシュサイクルである
場合には、リフレッシュサイクルが終了してリフレッシ
ュコントローラ（２２）からアクノリッジ信号が供給さ
れるまでの間は、次の処理がメモリアクセスに影響を受
ける処理であるか否かに拘わらず次の処理の開始を待つ
ことになり、全体として一連の処理の所要時間が長くな
ってしまうという問題がある。

また、外部デバイス（２１）が所定数サイクル以上は処
理を停止することができないものである場合には、処理
を停止することができないサイクルにおいてリフレッシ
ュサイクルと合致すると、実際にはメモリアクセスを行
なうことができないにも拘わらず、次の処理を遂行して
しまうことになり、所期の処理結果から大幅にかけ離れ
た処理結果が得られてしまうという問題がある。

〈発明の目的〉 この発明は上記の問題点に鑑みてなされたものであり、
次のリフレッシュサイクルの予測を行なわせることによ
り、リフレッシュサイクルと合致しないサイクルにおい
てのみメモリに対するアクセスを行なわせることができ
るメモリアクセス方法を提供することを目的としている
。

く問題点を解決するための手段〉 上記の目的を達成するための、第１の発明のメモリアク
セス方法は、リフレッシュサイクルから所定サイクル先
行するサイクルにおいてリフレッシュ予測信号をリフレ
ッシュコントロール回路からメモリアクセスデバイスに
向かって送出し、メモリアクセスデバイスにおいては、
リフレッシュ予測信号に基いて、リフレッシュサイクル
以外のサイクルにメモリアクセスを行なうものである。

また、第２の発明のメモリアクセス方法は、リフレッシ
ュサイクルを、１サイクル以上の非リフレッシュサイク
ルを介在させて２以上の単位リフレッシュサイクルに区
画し、少なくとも最初の単位リフレッシュサイクルから
所定サイクル先行するサイクルにおいてリフレッシュ予
測信号をリフレッシュコントロール回路からメモリアク
セスデバイスに向かって送出し、メモリアクセスデバイ
スにおいては、リフレッシュ予測信号に基いて、単位リ
フレッシュサイクル以外のサイクルにメモリアクセスを
行なうものである。

く作用〉 以上の第１の発明のメモリアクセス方法であれば、リフ
レッシュサイクルを必要とするメモリに対するアクセス
を行なう場合において、リフレッシュサイクルから所定
サイクル先行するサイクルにおいてリフレッシュ予測信
号をリフレッシュコントロール回路からメモリアクセス
デバイスに向かって送出するのであるから、メモリアク
セスデバイスにおいては、リフレッシュ予測信号に基い
てリフレッシュサイクルの発生時期を予測することがで
きることになり、発生時期が予測された次のリフレッシ
ュサイクル以外のサイクルにメモリアクセスを行なうこ
とができる。

また、以上の第２の発明のメモリアクセス方法であれば
、複数サイクルにわたるリフレッシュサイクルを必要と
するメモリに対するアクセスを行なう場合において、リ
フレッシュサイクルを、１サイクル以上の非リフレッシ
ュサイクルを介在させて２以上の単位リフレッシュサイ
クルに区画しているのであるから、メモリアクセスを行
なうことができないリフレッシュサイクルの連続時間を
短くすることができる。そして、少なくとも最初の単位
リフレッシュサイクルから所定サイクル先行するサイク
ルにおいてリフレッシュ予測信号をリフレッシュコント
ロール回路からメモリアクセスデバイスに向かって送出
するのであるから、メモリアクセスデバイスにおいては
、リフレッシュ予測信号に基いて単位リフレッシュサイ
クルの発生時期を予測することができることになり、発
生時期が予測された次の単位リフレッシュサイクル以外
のサイクルにメモリアクセスを行なうことができる。

〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。

第１図はこの発明のメモリアクセス方法を実施するため
の構成を概略的に示すブロック図であり、プロセッサな
どからなる外部デバイス（１）と、外部デバイス（１）
によりアクセスされ、かつ所定のタイミングでリフレッ
シュ動作を行なわれる必要があるＤ　ＲＡ　Ｍ　（２）
と、ＤＲＡＭ（りに対するリフレッシュ動作を行なうリ
フレッシュコントローラ（３）とから構成されている。

そして、上記リフレッシュコントローラ（３）は、次に
リフレッシュ動作を行なうべきメモリサイクルを得るた
めのタイマ、カウンタ等（図示せず）を有しているとと
もに、リフレッシュサイクルに対して１メモリサイクル
だけ先行する第１のリフレッシュ予測信号、およびリフ
レッシュサイクルに対して２メモリサイクルだけ先行す
る第２のリフレッシュ予測信号を得るためのタイマ、カ
ウンタ等（図示せず、但し、上記タイマ、カウンタ等と
兼用させてもよく、或は、別個に設けてもよい）を有し
ており、しかも、上記両リフレッシュ予測信号を外部デ
バイス（１）に向かつて供給している。

上記の構成のシステムにおけるメモリアクセス動作を、
第１の発明に対応する第２図、および第２の発明に対応
する第３図を参照しながら、それぞれ説明する。尚、両
図Ａは共にメモリサイクルを示している。

第２図はリフレッシュ動作が１メモリサイクルで終了す
る場合を示しており、図示しない前回のリフレッシュサ
イクルから起算して次のリフレッシュ動作を行なうべき
メモリサイクル（第２図Ｂ参照）を図示しないタイマ、
カウンタ等により予め予測しておくことができる。

そして、上記リフレッシュサイクルの予ａｌｌを基準と
して、リフレッシュサイクルよりも１メモリサイクルだ
け先行する第１のリフレッシュ予測信号（第２図Ｃ参照
）、およびリフレッシュサイクルよりも２メモリサイク
ルだけ先行する第２のリフレッシュ予測信号（第２図り
参照）を生成し、外部デバイス（１）に供給することが
できる。

したがって、外部デバイス（１）においては、何れのリ
フレッシュ予測信号も供給されていなければ、次のリフ
レッシュサイクルまでに少なくともアクセス可能な２メ
モリサイクルが存在する状態であると認識することがで
きるので、例えば、プログラムによる制御を行なうこと
により、ＤＲＡＭ（２）に対するアクセスを自由に行な
うことができ、リフレッシュコントローラ（３）の介在
を全く必要としない。

また、第２のリフレッシュ予測信号が供給された場合に
は、次のリフレッシュサイクルまでにアクセス可能な１
メモリサイクルしか存在しない状態であると認識するこ
とができるので、例えば、プログラムによる制御を行な
うことにより、ＤＲＡＭ（２）に対する１メモリサイク
ルのアクセスを自由に行なうことができ、リフレッシュ
コントローラ（３）の介在を全く必要としない。

さらに、第１のリフレッシュ予ｎ１信号が供給された場
合には、次のメモリサイクルにおいてリフレッシュ動作
が行なわれる状態であると認識することができるので、
例えば、プログラムによる制御を行なって、ＤＲＡＭ（
２）に対するアクセスを１メモリサイクル以上遅らせる
ことにより、リフレッシュサイクルを外した状態で行な
うことができ、リフレッシュコントローラ（３）の介在
を全く必要としない。

したがって、外部デバイス（１）がメモリサイクルと同
じサイクルで動作しているマイクロプログラム制御のビ
ットスライスプロセッサである場合にも、上記両リフレ
ッシュ予測信号により、全体としての処理速度を低下さ
せることなく、リフレッシュサイクルを避けたメモリサ
イクルにおけるメモリアクセスを行なわせることができ
ることになる。

第３図はリフレッシュサイクルが所定数メモリサイクル
必要である場合を示しており、１メモリサイクルの単位
リフレッシュサイクルと１メモリサイクルの通常サイク
ルとを交互に発生させることにより、単位リフレッシュ
サイクルの合計が上記所定数メモリサイクルになるよう
にしているのであり、図示しない前回のリフレッシュサ
イクルを構成する単位リフレッシュサイクルから起算し
て次のリフレッシュ動作を行なうべきメモリサイクル（
第２図Ｃ参照）を図示しないタイマ、カウンタ等により
予め予測しておくことができる。

そして、上記単位リフレッシュサイクルの予７１−１を
基準として、単位リフレッシュサイクルよりも１メモリ
サイクルだけ先行する第１のリフレッシュ予測信号（第
３図Ｃ参照）、およびリフレッシュサイクルよりも２メ
モリサイクルだけ先行する第２のリフレッシュ予測信号
（第３図り参照）を生成し、外部デバイス（１）に供給
することができる。

したがって、外部デバイス（１）においては、何れのリ
フレッシュ予測信号も供給されていなければ、次の一連
のリフレッシュサイクルまでに少なくともアクセス可能
な２メモリサイクルが存在する状態であると認識するこ
とができるので、例えば、プログラムによる制御を行な
うことにより、Ｄ　ＲＡ　Ｍ　（２＞に対するアクセス
を自由に行なうことができ、リフレッシュコントローラ
（３）の介在を全く必要としない。

また、第２のリフレッシュ予測信号が供給された場合に
は、次の単位リフレッシュサイクルまでにアクセス可能
な１メモリサイクルしか存在しない状態であると認識す
ることができるので、例えば、プログラムによる制御を
行なうことにより・、Ｄ　ＲＡ　Ｍ　（２）に対する１
メモリサイクルのアクセスを自由に行なうことができ、
リフレッシュコントローラ（３）の介在を全く必要とし
ない。

さらに、第１のリフレッシュ予測信号が供給された場合
には、次の単位メモリサイクルにおいてリフレッシュ動
作が行なわれる状態であると認識することができるので
、例えば、プログラムによる制御を行なって、ＤＲＡＭ
（２）に対するアクセスを１メモリサイクル以上遅らせ
ることにより、リフレッシュサイクルを外した状態で行
なうことができ、リフレッシュコントローラ（３）の介
在を全く必要としない。

したがって、リフレッシュ動作を行なうために全体とし
て１メモリサイクルよりも長い所定数メモリサイクルが
必要な場合であっても、メモリアクセスが１メモリサイ
クル以上連続して禁止されることはなく、外部デバイス
（１）によるメモリアクセスのための待ち時間を１メモ
リサイクルに短縮することができる。

第４図は第１の発明に対応するリフレッシュコントロー
ラＧ）の構成を示すブロック図であり、クロック信号発
生回路（３１）から出力されるクロック信号（メモリサ
イクルと等しいサイクルのクロック信号）を１対のカウ
ンタ（３２）　（３３）に供給しているとともに、カウ
ンタ（３２）から出力されるメモリリフレッシュ信号を
リセット信号としてカウンタ（３３）に供給している。

そして、上記カウンタ（３２）はリフレッシュサイクル
の発生間隔に等しい数のクロック信号のカウントを行な
った時点でカウントアツプ信号を生成し、メモリリフレ
ッシュ信号として出力するものであり、上記カウンタ（
３３）は、カウンタ（３２）がカウントアツプ信号を生
成するのに必要なりロック信号カウント数よりも１だけ
少ないクロックカウント数、および２だけ少ないクロッ
クカウント数に対応して第１のリフレッシュ予測信号、
第２のリフレッシュ予測信号を生成するものである。

また、上記メモリリフレッシュ信号は、ＤＲＡＭコント
ローラ（３４）に供給され、ＤＲＡＭコントローラ（３
４）においては、メモリリフレッシュ信号に基いてＤＲ
ＡＭ（２）をリフレッシュすることができるようにして
いる。

したがって、メモリリフレッシュ信号が生成されるタイ
ミング（第２図Ｃ参照）よりも１メモリサイクルだけ早
いタイミングで第１のりフレッシュ予測信号を生成しく
第２図Ｃ参照）、２メモリサイクルだけ早いタイミング
で第２のリフレッシュ予測信号を生成しく第２図り参照
）、上記両リフレッシュ予測信号を外部デバイス（１）
に供給することにより、リフレッシュサイクルを避けた
タイミングでのメモリアクセスを行なわせることができ
る。

第５図は第２の発明に対応するリフレッシュコントロー
ラ（３）の構成を示すブロック図であり、クロック信号
発生回路（３１）から出力されるクロック信号（メモリ
サイクルと等しいサイクルのクロック信号）を１対のカ
ウンタ（３５）（３Ｂ）に供給しているとともに、カウ
ンタ（８５）から出力されるカウントアツプ信号をリセ
ット信号としてカウンタ（３Ｂ）に供給している。そし
て、上記カウンタ（３５）はリフレッシュサイクルの発
生間隔に等しい数のクロック信号のカウントを行なった
時点、および２だけ少ない数のクロック信号のカウント
を行なった時点でカウント信号を生成し、両カウント信
号をＯＲゲート（３７）を通してメモリリフレッシュ信
号として出力するものであり（第２図Ｃ参照）、リフレ
ッシュサイクルの発生間隔に等しい数のクロック信号の
カウントを行なうことによりカウントアツプするように
している。また、上記カウンタ（３Ｂ）は、カウンタ（
３５）がカウント信号を生成するのに必要なりロック信
号カウント数よりも１だけ少ないクロックカウント数、
および２だけ少ないクロックカウント数に対応して２種
類の第１のカウント信号、２種類の第２のカウント信号
を生成するものであり、両第１のカウント信号をＯＲゲ
ート（３８）を通して第１のリフレッシュ予測信号とし
て出力する（第３図Ｃ参照）とともに、両第２のカウン
ト信号をＯＲゲート（３９）を通して第２のリフレッシ
ュ信号として出力する（第３図り参照）ようにしている
。

また、上記メモリリフレッシュ信号は、ＤＲＡＭコント
ローラ（３４）に供給され、ＤＲＡＭコントローラ（３
４）においては、メモリリフレッシュ信号に基いてＤ　
ＲＡ　Ｍ　（２）をリフレッシュすることができるよう
にしている。

したがって、メモリリフレッシュ信号が生成されるタイ
ミング（第３図Ｃ参照）よりも１メモリサイクルだけ早
いタイミングで第１のリフレッシュ予測信号を生成しく
第３図Ｃ参照）、２メモリサイクルだけ早いタイミング
で第２のリフレッシュ予測信号を生成しく第３図り参照
）、上記両リフレッシュ予測信号を外部デバイス（１）
に供給することにより、リフレッシュサイクルを避けた
タイミングでのメモリアクセスを行なわせることができ
る。

尚、この発明は上記の実施例に限定されるものではなく
、例えばメモリリフレッシュサイクルよりも３メモリサ
イクル以上先行するタイミングでリフレッシュ予測信号
を生成することが可能である他、所定数メモリサイクル
だけ先行するタイミングにおいてのみリフレッシュ予測
信号を生成することが可能であり、さらに、所定数メモ
リサイクルにわたるリフレッシュサイクルを２メモリサ
イクル以上の単位リフレッシュサイクルに区画すること
が可能である他、最初の単位リフレッシュサイクルのみ
に先行するリフレッシュ予測信号を生成することが可能
であり、その他この発明の要旨を変更しない範囲内にお
いて種々の設計変更を施すことが可能である。

〈発明の効果〉 以上のようにこの発明は、次のリフレッシュサイクルに
先行する所定のタイミングにおいてリフレッシュ予測信
号を生成し、メモリに対するアクセスを行なう外部デバ
イスに供給するようにしているので、外部デバイス側に
おいて、リフレッシュ予測信号に基いてリフレッシュサ
イクルを避けたタイミングにおけるメモリアクセスを行
なうことができ、メモリアクセスのための待ち時間を皆
無としてシステム全体としての効率を向上させることが
できるという特有の効果を奏する。

また、第２の発明は、全体として長いメモリサイクルに
わたるリフレッシュサイクルを必要とするメモリを使用
する場合において、リフレッシュサイクルを蒸散の単位
リフレッシュサイクルに区画し、単位リフレッシュサイ
クルの間におけるメモリアクセスを行ない得るようにし
ているので、メモリアクセスが不可能な期間を短縮する
ことができるという特有の効果をも奏する。

【図面の簡単な説明】

第１図はこの発明のメモリアクセス方法を実施するため
の構成を示す概略的に示すブロック図、第２図は第１の
発明の一実施例を示すリフレッシュ予測信号生成タイミ
ングを示すタイミングチャート、 第３図は第２の発明の一実施例を示すリフレッシュ予測
信号生成タイミングを示すタイミングチャート、 第４図は第１の発明に基くリフレッシュ予測信号生成の
ための構成を示すブロック図、第５図は第２の発明に基
くリフレッシュ予測信号生成のための構成を示すブロッ
ク図、第６図は従来例を示すブロック図。 （１）・・・外部デバイス、（２）・・・ＤＲＡＭ。 （３）・・・リフレッシュコントローラ第１図 第２図 （Ｄ） 第３図 （Ｄ）

Claims (1)

1. 【特許請求の範囲】 １、リフレッシュサイクルを必要とするメモリに対する
   アクセス方法において、リフレッシュサイクルから所定
   サイクル先行するサイクルにおいてリフレッシュ予測信
   号をリフレッシュコントロール回路からメモリアクセス
   デバイスに向かって送出し、メモリアクセスデバイスに
   おいては、リフレッシュ予測信号に基いて、リフレッシ
   ュサイクル以外のサイクルにメモリアクセスを行なうこ
   とを特徴とするメモリアクセス方法。 ２、複数サイクルにわたるリフレッシュサイクルを必要
   とするメモリに対するアクセス方法において、リフレッ
   シュサイクルを、１サイクル以上の非リフレッシュサイ
   クルを介在させて２以上の単位リフレッシュサイクルに
   区画し、少なくとも最初の単位リフレッシュサイクルか
   ら所定サイクル先行するサイクルにおいてリフレッシュ
   予測信号をリフレッシュコントロール回路からメモリア
   クセスデバイスに向かって送出し、メモリアクセスデバ
   イスにおいては、リフレッシュ予測信号に基いて、単位
   リフレッシュサイクル以外のサイクルにメモリアクセス
   を行なうことを特徴とするメモリアクセス方法。