WO2013145170A1 - 変換装置、周辺装置およびプログラマブルコントローラ - Google Patents

変換装置、周辺装置およびプログラマブルコントローラ Download PDF

Info

Publication number
WO2013145170A1
WO2013145170A1 PCT/JP2012/058190 JP2012058190W WO2013145170A1 WO 2013145170 A1 WO2013145170 A1 WO 2013145170A1 JP 2012058190 W JP2012058190 W JP 2012058190W WO 2013145170 A1 WO2013145170 A1 WO 2013145170A1
Authority
WO
WIPO (PCT)
Prior art keywords
address
operation mode
data
digital value
waveform
Prior art date
Application number
PCT/JP2012/058190
Other languages
English (en)
French (fr)
Inventor
健太郎 栂野
智 浮穴
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2012/058190 priority Critical patent/WO2013145170A1/ja
Priority to US13/810,027 priority patent/US8775703B2/en
Priority to EP12808667.5A priority patent/EP2750295B1/en
Priority to JP2012534884A priority patent/JP5148021B1/ja
Priority to KR1020137000113A priority patent/KR101409618B1/ko
Priority to CN201280002010.8A priority patent/CN103430454B/zh
Priority to TW101134429A priority patent/TWI470400B/zh
Publication of WO2013145170A1 publication Critical patent/WO2013145170A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Definitions

  • the present invention relates to a conversion device that performs digital-analog conversion (D / A conversion), a peripheral device that performs setting of the conversion device, and a programmable controller.
  • a programmable controller includes a conversion device (hereinafter referred to as a D / A conversion device) that converts a digital value generated inside the PLC into an analog value for input to a controlled device.
  • a D / A conversion device As a conventional D / A converter, when a digital value is written at predetermined intervals from the outside of the D / A converter (for example, a CPU device constituting the PLC), there is one that sequentially D / A converts this digital value. .
  • the D / A conversion device has the ability to perform D / A conversion at high speed, since the actual D / A conversion speed depends on the speed at which the digital value is written from the outside, the actual D / A conversion is performed. There was a problem that the speed decreased.
  • Patent Document 1 discloses a programmable controller analog signal processing that performs a series of operations from A / D conversion to D / A conversion based on an analog signal input from outside without using a CPU device. An apparatus is disclosed.
  • Japanese Patent No. 2914100 (for example, paragraph 0033, FIG. 4)
  • the present invention has been made in view of the above, and an object of the present invention is to obtain a conversion device, a peripheral device, and a programmable controller that can output a waveform as fast as possible and can debug the output waveform. To do.
  • the present invention provides a waveform data string storage unit that stores a waveform data string composed of a plurality of digital values, operation mode designation data that designates an operation mode, A control data storage unit in which update request data is written, and when the operation mode designation data designates the first operation mode, the digital values constituting the waveform data sequence are read out in the waveform data sequence storage unit Are sequentially read and output for each output period from the address to be read while sequentially updating the addresses to the addresses in which subsequent digital values are stored for each preset output period, and the operation mode designation data is the second When the operation mode is designated, the digital value constituting the waveform data string, the read target address, and the update request data are set.
  • a digital value output unit that reads out and outputs from the address to be read while updating at the timing of writing, and a D / A conversion unit that converts the digital value output from the digital value output unit into an analog value, It is characterized by providing.
  • the conversion device sequentially converts a digital value prepared in advance as a waveform data string into an analog value, and when the second operation mode is designated. Since the read source address is updated at the timing when the update request data is written, the waveform can be output as fast as possible and the output waveform can be debugged.
  • FIG. 1 is a diagram illustrating a configuration of a PLC system including a D / A conversion device according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing the data structure of the waveform data string storage area.
  • FIG. 3 is a flowchart showing the operation of the digital value output unit of the D / A converter according to the embodiment of the present invention.
  • FIG. 1 is a block diagram illustrating a configuration of a PLC system 10 including a D / A converter according to an embodiment.
  • the PLC system 10 illustrated in FIG. 1 includes a PLC 1000 and a peripheral device 2000.
  • PLC 1000 and peripheral device 2000 are connected to each other via connection cable 3000.
  • Peripheral device 2000 includes waveform data string support tool 500 that can set and debug D / A conversion device 100 according to the embodiment of the present invention.
  • the waveform data string support tool 500 is realized by installing waveform data string operation software in the peripheral device 2000.
  • the peripheral device 2000 includes a CPU (Central Processing Unit), a ROM (Read Only Memory) that stores waveform data string operation software in advance, a RAM (Random Access Memory), a mouse and a keyboard that accept input from the user. And an input device (input unit) configured with a liquid crystal display or the like.
  • the CPU expands the waveform data string operation software in the RAM, and functions as the waveform data string support tool 500 based on the control by the waveform data string operation software expanded in the RAM.
  • the display contents generated by the waveform data string support tool 500 are displayed on the display device, and the user performs setting operations and debugging operations on the waveform data string support tool 500 by operating the input device while checking the display contents. Can do.
  • the PLC 1000 includes a D / A conversion device 100 and a CPU device 200.
  • PLC 1000 may further include a device (not shown). Examples of the device (not shown) include a motion controller device that realizes multi-axis position control by controlling a servo amplifier, and a temperature controller device that outputs a temperature control signal based on a command from the CPU device 200.
  • the devices included in the PLC 1000 are connected to each other via an inter-device bus 300.
  • the CPU device 200 includes an arithmetic unit 220 that executes control of the CPU device 200 as a whole, an external memory interface 210 connected to an external memory such as a memory card, and a built-in memory 230.
  • the external memory or built-in memory 230 stores a user program, data used for executing the user program, and execution result data of the user program.
  • the user program is a program for controlling an external device to be controlled by the PLC 1000, and is constituted by, for example, a ladder program or a C language program.
  • the CPU device 200 includes a peripheral device interface 240 connected to the peripheral device 2000 and a bus interface 250 connected to the inter-device bus 300.
  • the external memory interface 210, the arithmetic unit 220, the built-in memory 230, the peripheral device interface 240, and the bus interface 250 are connected to each other via the internal bus 260.
  • the CPU device 200 repeatedly executes the user program, reads data used for executing the user program, and writes the execution result of the user program every predetermined control cycle. This control cycle is equal to the execution cycle of the user program executed by the CPU device 200.
  • the writing of the execution result of the user program includes an operation of writing a digital value in the shared memory 140 of the D / A converter 100 described later.
  • the D / A conversion device 100 includes a calculation unit 130 that controls the entire D / A conversion device 100, a shared memory 140 that can be written to and read from the CPU device 200, and a D that converts a digital value into an analog value. / A converter 120.
  • the D / A conversion device 100 includes an analog output interface 110 connected to an external device (ie, a controlled device) to be controlled by the PLC 1000, and a trigger signal input interface connected to an external input terminal for inputting a trigger signal.
  • 150 a bus interface 160 connected to the inter-device bus 300, and a counter 180 that outputs a counter signal for each D / A conversion cycle.
  • the D / A conversion cycle is a value set as a cycle for converting one digital value into an analog value.
  • the calculation unit 130, the shared memory 140, and the bus interface 160 are connected to each other via the internal bus 170.
  • the D / A conversion unit 120 is connected to the calculation unit 130, and the analog output interface 110 is connected to the D / A conversion unit 120.
  • the trigger signal input interface 150 is connected to the calculation unit 130.
  • the shared memory 140 includes a waveform data string storage area 142 for storing a waveform data string.
  • the waveform data string is a digital data string composed of a plurality of digital values.
  • FIG. 2 is a diagram showing the data structure of the waveform data string storage area 142.
  • the waveform data string storage area 142 is secured so that a plurality of waveform data strings can be stored.
  • Each waveform data string can be composed of an arbitrary number of points.
  • the number of points means the number of data.
  • One point corresponds to, for example, 16 bits or 32 bits, and corresponds to one digital value.
  • the shared memory 140 includes a waveform output format data storage area 143 for storing waveform output format data.
  • the waveform output format data is a parameter that specifies the output format of the waveform output from the analog output interface 110 by the D / A converter 100. In this embodiment, the start address, the number of output data, and the output cycle are specified. To do.
  • the head address is the address of the first digital value of the waveform data string stored in the waveform data string storage area 142. In the example of FIG. 2, the head address of “waveform data string A” stored in the waveform data string storage area 142 is “Aa”.
  • the number of output data is the number of points in the waveform data string, that is, the number of digital values constituting the waveform data string. In the example of FIG. 2, the number of output data of “waveform data string A” is “An point”.
  • the output period is specified by a value obtained by multiplying the D / A conversion period by an integer of 1 or more.
  • the D / A conversion apparatus 100 sequentially sets addresses to be read in the waveform data string storage area 142 to addresses where subsequent digital values are stored for each preset output cycle. While updating, it is possible to sequentially read from the read target address every output cycle, and to sequentially output the read output data by D / A conversion. Thereby, D / A conversion can be performed without requiring input of a digital value for each D / A conversion from the CPU device 200. Further, since the D / A conversion apparatus 100 sequentially converts the digital value prepared in advance as a waveform data string into an analog value, the D / A conversion unit 120 performs analog conversion at a speed up to the D / A conversion speed by the D / A conversion unit 120. A value can be output.
  • the D / A conversion device 100 does not automatically increment the address, but can debug the waveform output in the automatic control mode. It is possible to operate in an operation mode (second mode) in which an address is updated with an update command as a trigger.
  • an operation mode for debugging a step execution mode and an output address change mode are prepared.
  • the step execution mode is an operation mode in which the address is incremented every time an address update command is issued, that is, the read source address is updated to an address in which subsequent digital values constituting the waveform data string are stored. . Note that issuing an address update command while the D / A conversion device 100 is operating in the step execution mode is referred to as step execution.
  • the output address change mode is an operation mode in which the address from which the output data is read is jumped from the address at which the output data was last read to the address specified by the output address specifying data.
  • the jump destination address is specified by waveform output control data described later. Since the D / A conversion device 100 supports the step execution mode, the user can confirm whether or not the waveform output in the automatic control mode has a desired shape, for each output analog value data. can do. In addition, since the D / A conversion device 100 supports the output address change mode, the user can check the value at an arbitrary position in the waveform of the analog value that is continuously output. In addition, an arbitrary waveform data string among a plurality of waveform data strings can be confirmed.
  • the shared memory 140 includes a waveform output control data storage area 144 for storing waveform output control data.
  • the waveform output control data refers to commands and parameters for switching the operation mode of the D / A converter 100 and operating in each operation mode.
  • the waveform output control data includes operation mode designation data that designates an operation mode. Any one of an automatic control mode, a step execution mode, and an output address change mode is designated by the operation mode designation data.
  • the waveform output control data includes step execution request data used as an address update trigger, output address designation data for specifying the jump destination address in the output address change mode, and output data at the address designated by the output address designation data.
  • Output address change request data used as a trigger for jumping the read source, a parameter indicating the current operation mode, and an address (hereinafter, read address) from which the output data is read in the next output cycle.
  • the waveform output control data may include various parameters such as the current output address that is the address of the storage source of the last output data at that time.
  • the storage source of the system program is not limited to the built-in memory 190 as long as the calculation unit 130 can read the system program.
  • the storage source of the system program may be, for example, an external memory.
  • the calculation unit 130 includes a waveform data string writing unit 131 that writes a waveform data string in the waveform data string storage area 142, a waveform data string generation unit 132 that generates a waveform data string based on waveform specifying data described later, and a waveform data string A digital value output unit 133 that reads a digital value from the storage area 142 and outputs the digital value to the D / A conversion unit 120.
  • the waveform data string is written into the waveform data string storage area 142 by any one of the following five methods.
  • the calculation unit 220 of the CPU device 200 creates a waveform data string by executing a user program stored in the built-in memory 230 or the external memory, and the waveform data string is stored in a waveform data string storage area. 142 is written. This is realized by providing the waveform data string storage area 142 in the shared memory 140 that can be directly written from the CPU device 200.
  • the user first attaches an external memory in which a waveform data string is stored in advance to the external memory interface 210 of the CPU device 200.
  • the CPU device 200 requests the D / A conversion device 100 to read from the external memory.
  • the waveform data string writing unit 131 of the D / A converter 100 accepts this request, the waveform data string stored in the external memory is read out via the inter-device bus 300, and this waveform data string is read out.
  • the data is written in the waveform data string storage area 142.
  • the user creates waveform graphical data by drawing a waveform by operating the mouse on the waveform data string support tool 500 of the external peripheral device 2000.
  • the waveform data string support tool 500 generates a waveform data string based on the graphical waveform data created by the user's operation, and the waveform data string is transmitted to the waveform data via the CPU device 200 and the inter-device bus 300.
  • the data is written in the column storage area 142.
  • the user first stores the CSV format or Excel format file in which the waveform data string is stored in the external peripheral device 2000.
  • the waveform data string support tool 500 of the peripheral device 2000 reads the waveform data string from this file, and writes this waveform data string into the waveform data string storage area 142 via the CPU device 200 and the inter-device bus 300. is there.
  • the waveform data string generation unit 132 receives data for specifying a basic waveform such as (hereinafter referred to as “waveform specifying data”) and the waveform specifying data.
  • waveform specifying data include the type of waveform such as “sine wave”, the period of the waveform, and the amplitude of the waveform.
  • the waveform data string generation unit 132 generates a waveform data string based on the waveform specifying data.
  • the waveform data string writing unit 131 writes the waveform data string generated by the waveform data string generating unit 132 in the waveform data string storage area 142.
  • the output confirmation of the D / A conversion device 100 and the wiring check can be easily performed without using a user program for the CPU device.
  • the waveform data string is written into the waveform data string storage area 142 at any timing by any one of the above five methods.
  • the start address of the waveform data string newly written in the waveform data string storage area 142 is an address one point after the last address of the waveform data string written in the waveform data string storage area 142 immediately before. That is, in the example of FIG. 2, the start address “Ba” of “waveform data string B” written in the waveform data string storage area 142 immediately after “waveform data string A” is the end of “waveform data string A”. This is an address one point after the address. Further, when “waveform data string B” is written, “waveform data string A” may be overwritten with “waveform data string B”. Further, the values stored at the address designated by the user among the digital values constituting the waveform data string may be individually rewritten.
  • the waveform output format data is written in the waveform output format data storage area 143 when the waveform data string is written in the waveform data string storage area 142 or thereafter.
  • the waveform output format data is written in the waveform output format data storage area 143 by the means for writing the waveform data string in the waveform data string storage area 142. That is, for example, when the waveform data string is written in the waveform data string storage area 142 by the first method, the calculation unit 220 of the CPU device 200 writes the waveform output format data in the waveform output format data storage area 143.
  • the waveform output control data is written in the waveform output control data storage area 144 by one of the following three methods.
  • the CPU device 200 writes waveform output control data in the waveform output control data storage area 144 by executing a user program. This is realized by providing the waveform output control data storage area 144 in the shared memory 140 that can be directly written from the CPU device 200.
  • the user registers the waveform output control data on the waveform data string support tool 500 of the peripheral device 2000. Then, when the user issues a write command on the waveform data string support tool 500, the waveform output control data is written to the waveform output control data storage area 144 via the CPU device 200 and the inter-device bus 300.
  • the digital value output unit 133 writes the waveform output control data in the waveform output control data storage area 144.
  • the digital value output unit 133 detects the calculation result of the digital value output unit 133 and the input to the trigger signal input I / F 150 and writes the waveform output control data.
  • the D / A conversion apparatus 100 can accept a step execution request serving as an address update trigger and an output address change request serving as a read address change trigger by any one of the following four methods. .
  • the digital value output unit 133 itself issues a request based on the calculation result of the digital value output unit 133. Method in which digital value output unit 133 accepts the request / Method of accepting a request input from trigger signal input I / F 150
  • the output address specification data may be described in any format as long as the jump destination address can be specified. For example, there are a method of relatively specifying a movement amount from the current output address, a method of specifying an absolute address of a jump destination, and the like.
  • FIG. 3 is a flowchart illustrating the operation of the digital value output unit 133 of the D / A conversion device 100 according to the embodiment.
  • the digital value output unit 133 determines whether or not the automatic control mode is designated by referring to the operation mode designation data included as parameters constituting the waveform output control data (step S1). If the automatic control mode is selected (step S1, Yes), the digital value output unit 133 determines whether there is an automatic control mode stop request (step S2).
  • the digital value output unit 133 reads the digital value stored at the read address in the waveform data string storage area 142, and uses this digital value as D / The data is output to the A conversion unit 120 (step S3). Note that the read address when the first digital value of the waveform data string is output to the D / A converter 120 is the aforementioned start address.
  • step S3 the digital value output to the D / A converter 120 in the process of step S3 is converted into an analog value by the D / A converter 120. Thereafter, the analog value is output as a current value or a voltage value to an external device via the analog output interface 110.
  • step S3 the digital value output unit 133 determines whether or not the next output cycle has been reached (step S4).
  • the digital value output unit 133 executes the determination process of step S4 based on the counter signal from the counter 180 and the output cycle recorded in the waveform output format data storage area 143.
  • step S4 When the next output cycle has been reached (step S4, Yes), the digital value output unit 133 changes the read address so that only one point approaches the tail address (step S5), and executes the determination process of step S2. .
  • step S4 When the next output cycle has not been reached (step S4, No), the digital value output unit 133 skips the process of step S5.
  • step S2 When there is a request for stopping the automatic control mode (step S2, Yes), the digital value output unit 133 deletes the operation mode designation data (step S6), and then executes the determination process of step S1.
  • the automatic control mode stop request and the output address change mode stop request to be described later may be given by a command constituting the waveform output control data in the same manner as the step execution request and the output address change request.
  • the digital value output unit 133 determines whether or not the step execution mode is designated by the operation mode designation data (Step S7).
  • the digital value output unit 133 determines whether there is a step execution mode stop request (step S8).
  • the digital value output unit 133 determines whether a step execution request has been issued (step S9).
  • a step execution request is issued can be confirmed by referring to the value of the step execution request data included as a parameter constituting the waveform output control data. For example, a state where the value of the step execution request data is “1” indicates a state where the step execution request is issued, and a state where the value of the step execution request data is “0” indicates that the step execution request is Indicates that has not been issued.
  • the digital value output unit 133 executes the process at Step S8.
  • the digital value output unit 133 reads the digital value stored at the read address in the waveform data string storage area 142, and uses this digital value as the D / A. It outputs to the conversion part 120 (step S10). Then, the digital value output unit 133 advances the read address by one point (step S11). Then, the digital value output unit 133 deletes the step execution request (step S12), and then executes the determination process of step S8.
  • erasing a step execution request means rewriting the value of the step execution request data to a value indicating a state in which no step execution request has been issued.
  • the digital value output unit 133 determines whether or not the output address change mode is designated by the operation mode designation data (Step S13).
  • the digital value output unit 133 determines whether there is an output address change mode stop request (step S14).
  • the digital value output unit 133 determines whether an output address change request has been issued (step S15). Whether or not an output address change request is issued can be confirmed by referring to the value of the output address change request data included as a parameter constituting the waveform output control data. For example, the state where the value of the output address change request data is “1” indicates the state where the output address change request is issued, and the state where the value of the output address change request data is “0” Indicates that no output address change request has been issued.
  • the digital value output unit 133 executes the determination process at Step S14 again. If an output address change request has been issued (step S15, Yes), the digital value output unit 133 updates the read address with the address specified by the output address specification data in the waveform output control data storage area 144 (step S15). S16), the digital value stored at the read address in the waveform data string storage area 142 is read, and this digital value is output to the D / A converter 120 (step S17). Then, the digital value output unit 133 deletes the output address change request (step S18), and then executes the determination process of step S14. Note that erasing the output address change request means rewriting the value of the output address change request data to a value indicating a state in which no output address change request has been issued.
  • step S8 When there is a step execution mode stop request (step S8, Yes), when the output address change mode is not specified (step S13, No), or when there is an output address change mode stop request (step S14, Yes), digital The value output unit 133 executes the process of step S6.
  • Output, operation mode specification data specifies step execution mode or output address change mode A digital value output unit 133 that reads out and outputs the digital values constituting the waveform data string from the read target address while updating the read target address at the timing when the update request data is written, and a digital value output unit Since the D / A converter 100 is configured to include the D / A converter 120 that converts the digital value output by the 133 into an analog value, when the automatic control mode is designated, the D / A converter 100 Since a digital value prepared in advance as a waveform data string is sequentially converted into an analog value, an analog value can be output at a speed with the D / A conversion speed by the D / A converter 120 as an upper limit.
  • the D / A converter 100 updates the address at the timing when the update request data is written, so that the user can output the waveform output in the automatic control mode. Can be confirmed. In other words, the waveform can be output as fast as possible, and the output waveform can be debugged.
  • the waveform output control data storage area 144 is further written with output address designation data for designating the address in the waveform data string storage area 142, and the digital value output unit 133 designates the output address change mode with the operation mode designation data.
  • the D / A converter 100 is configured to update the read target address to the address designated by the output address designation data, the user outputs the digital value constituting the waveform data from an arbitrary address. Will be able to.
  • the digital value output unit 133 updates the address to be read to the address in which the subsequent digital value constituting the waveform data string is stored. Since the / A converter 100 is configured, the timing at which the waveform data string is D / A converted and output can be controlled by a pulse input from the outside.
  • the waveform data string stored in the waveform data string storage area 142 can be rewritten at an arbitrary timing. That is, when the user operates the D / A converter 100 in the output address change mode or the step execution mode and determines that an analog value of a desired waveform is not obtained, the D / A converter 100, Using the CPU device 200 and the waveform data string support tool 500, the waveform data string stored in the waveform data string storage area 142 can be corrected. In addition, when the digital value corresponding to the currently output analog value is rewritten, the digital value output unit 133 may immediately update the output analog value based on the rewritten digital value. Good.
  • the conversion device, the peripheral device, and the programmable controller according to the present invention are preferably applied to the conversion device that performs D / A conversion, the peripheral device that sets the conversion device, and the programmable controller.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

　可及的に高速に波形を出力するとともに出力される波形のデバッグが可能とするために、Ｄ／Ａ変換装置１００は、複数のデジタル値から構成される波形データ列を記憶する波形データ列記憶領域１４２と、動作モード指定データおよび更新要求データが書き込まれる波形出力制御データ記憶領域１４４と、動作モード指定データが自動制御モードを指定する場合、波形データ列記憶領域１４２内の読み出し対象のアドレスを予め設定された出力周期毎に順次更新しながらデジタル値を順次読み出して出力し、動作モード指定データがステップ実行モードまたは出力アドレス変更モードを指定する場合、読み出し対象のアドレスを更新要求データが書き込まれたタイミングで更新しながらデジタル値を読み出して出力するデジタル値出力部１３３と、デジタル値出力部１３３が出力するデジタル値をアナログ値に変換するＤ／Ａ変換部１２０と、を備える。

Description

変換装置、周辺装置およびプログラマブルコントローラ
　本発明は、デジタルアナログ変換（Ｄ／Ａ変換）を行う変換装置、前記変換装置の設定を行う周辺装置およびプログラマブルコントローラに関する。
　プログラマブルコントローラ（Programmable　Logic　Controller、ＰＬＣ）は、ＰＬＣ内部で生成したデジタル値を被制御装置に入力するためのアナログ値に変換する変換装置（以降、Ｄ／Ａ変換装置）が組み込まれて構成される。従来のＤ／Ａ変換装置として、Ｄ／Ａ変換装置の外部（例えばＰＬＣを構成するＣＰＵ装置）から所定周期毎にデジタル値を書き込まれると、このデジタル値を逐次Ｄ／Ａ変換するものがある。ここで、Ｄ／Ａ変換装置が高速にＤ／Ａ変換する能力を備えていようとも、実際のＤ／Ａ変換速度は外部からデジタル値を書き込まれる速度に依存するため、実際のＤ／Ａ変換速度が低下してしまうという問題があった。
　これに対し、例えば特許文献１には、外部から入力されたアナログ信号に基づき、Ａ／Ｄ変換からＤ／Ａ変換までの一連の動作を、ＣＰＵ装置を介さずに行うプログラマブルコントローラ用アナログ信号処理装置が開示されている。
特許第２９１４１００号公報（例えば、段落００３３、図４）
　しかしながら、特許文献１の技術によれば、ＰＬＣ用のアナログ信号処理装置がＤ／Ａ変換する度にデジタル値を算出するため、Ｄ／Ａ変換速度を十分に高速にできないという問題があった。
　本発明は、上記に鑑みてなされたものであって、可及的に高速に波形を出力するとともに、出力される波形のデバッグが可能な変換装置、周辺装置およびプログラマブルコントローラを得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本発明は、複数のデジタル値から構成される波形データ列を記憶する波形データ列記憶部と、動作モードを指定する動作モード指定データと、更新要求データとが書き込まれる制御データ記憶部と、前記動作モード指定データが第１の動作モードを指定する場合、前記波形データ列を構成する前記デジタル値を、前記波形データ列記憶部内の読み出し対象のアドレスを予め設定された出力周期毎に後続のデジタル値が格納されたアドレスに順次更新しながら前記読み出し対象のアドレスから出力周期毎に順次読み出して出力し、前記動作モード指定データが第２の動作モードを指定する場合、前記波形データ列を構成する前記デジタル値を、前記読み出し対象のアドレスを前記更新要求データが書き込まれたタイミングで更新しながら前記読み出し対象のアドレスから読み出して出力するデジタル値出力部と、前記デジタル値出力部が出力する前記デジタル値をアナログ値に変換するＤ／Ａ変換部と、を備えることを特徴とする。
　本発明にかかる変換装置は、第１の動作モードが指定されると、予め波形データ列として内部に用意されたデジタル値を逐次アナログ値に変換し、第２の動作モードが指定されると、更新要求データが書き込まれたタイミングで読み出し元のアドレスの更新を行うので、可及的に高速に波形を出力するとともに、出力される波形のデバッグが可能となる。
図１は、本発明の実施の形態のＤ／Ａ変換装置を備えるＰＬＣシステムの構成を示す図である。 図２は、波形データ列記憶領域のデータ構造を示す図である。 図３は、本発明の実施の形態のＤ／Ａ変換装置のデジタル値出力部の動作を示すフローチャートである。
　以下に、本発明にかかる変換装置、周辺装置およびプログラマブルコントローラの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態．
　図１は、実施の形態におけるＤ／Ａ変換装置を含むＰＬＣシステム１０の構成を示すブロック図である。図１に示すＰＬＣシステム１０は、ＰＬＣ１０００と周辺装置２０００とを備える。ＰＬＣ１０００と周辺装置２０００とは、接続ケーブル３０００を介して互いに接続される。
　周辺装置２０００は、本発明の実施の形態のＤ／Ａ変換装置１００の設定やデバッグを行うことができる波形データ列支援ツール５００を備える。波形データ列支援ツール５００は、波形データ列操作用ソフトウェアが周辺装置２０００にインストールされることにより、実現される。具体的には、周辺装置２０００は、ＣＰＵ（Central　Processing　Unit）、波形データ列操作用ソフトウェアを予め記憶するＲＯＭ（Read　Only　Memory）、ＲＡＭ（Random　Access　Memory）、ユーザからの入力を受け付けるマウスやキーボードなどで構成される入力装置（入力部）、および液晶ディスプレイなどで構成される表示装置を備える。そして、ＣＰＵは、当該波形データ列操作用ソフトウェアをＲＡＭに展開し、ＲＡＭに展開された波形データ列操作用ソフトウェアによる制御に基づいて、波形データ列支援ツール５００として機能する。波形データ列支援ツール５００が生成する表示内容は表示装置に表示され、ユーザは、当該表示内容を確認しながら入力装置を操作することによって波形データ列支援ツール５００に対する設定操作やデバッグ操作を行うことができる。
　ＰＬＣ１０００は、Ｄ／Ａ変換装置１００とＣＰＵ装置２００とを備える。なお、ＰＬＣ１０００は、さらに図示しない装置を備えてもよい。図示しない装置として、例えば、サーボアンプを制御することにより多軸の位置制御を実現するモーションコントローラ装置や、ＣＰＵ装置２００からの指令に基づき温度制御信号を出力する温度コントローラ装置などがある。ＰＬＣ１０００が備える各装置は、互いに装置間バス３００を介して接続される。
　ＣＰＵ装置２００は、ＣＰＵ装置２００全体の制御を実行する演算部２２０と、メモリカードなどの外部メモリと接続される外部メモリインタフェース２１０と、内蔵メモリ２３０とを備える。外部メモリ又は内蔵メモリ２３０には、ユーザプログラム、ユーザプログラムの実行に用いられるデータ、及びユーザプログラムの実行結果データが記憶される。ここで、ユーザプログラムとは、ＰＬＣ１０００が制御対象とする外部機器を制御するためのプログラムであり、例えばラダープログラム又はＣ言語プログラムから構成される。また、ＣＰＵ装置２００は、周辺装置２０００と接続される周辺装置インタフェース２４０と、装置間バス３００と接続されるバスインタフェース２５０とを備える。外部メモリインタフェース２１０、演算部２２０、内蔵メモリ２３０、周辺装置インタフェース２４０、およびバスインタフェース２５０は、互いに内部バス２６０を介して接続される。
　ＣＰＵ装置２００は、ユーザプログラムの実行、ユーザプログラムの実行に用いるデータの読み出し、及びユーザプログラムの実行結果の書き込みを、所定の制御周期毎に繰り返して行う。この制御周期は、ＣＰＵ装置２００が行うユーザプログラムの実行周期に等しい。このユーザプログラムの実行結果の書き込みには、後述するＤ／Ａ変換装置１００の共用メモリ１４０にデジタル値を書込む動作が含まれる。
　Ｄ／Ａ変換装置１００は、Ｄ／Ａ変換装置１００全体を制御する演算部１３０と、ＣＰＵ装置２００から書き込み、及び読出しをすることができる共用メモリ１４０と、デジタル値をアナログ値に変換するＤ／Ａ変換部１２０とを備える。また、Ｄ／Ａ変換装置１００は、ＰＬＣ１０００が制御対象とする外部機器（即ち被制御装置）に接続されるアナログ出力インタフェース１１０と、トリガ信号を入力する外部入力端子に接続されるトリガ信号入力インタフェース１５０と、装置間バス３００に接続されるバスインタフェース１６０と、Ｄ／Ａ変換周期毎にカウンタ信号を出力するカウンタ１８０を備える。Ｄ／Ａ変換周期とは、一つのデジタル値をアナログ値へ変換する周期として設定される値である。
　演算部１３０、共用メモリ１４０、及びバスインタフェース１６０は、互いに内部バス１７０を介して接続される。また、Ｄ／Ａ変換部１２０は演算部１３０に接続され、アナログ出力インタフェース１１０はＤ／Ａ変換部１２０に接続される。また、トリガ信号入力インタフェース１５０は、演算部１３０に接続される。
　共用メモリ１４０は、波形データ列を記憶するための波形データ列記憶領域１４２を備える。波形データ列とは、複数のデジタル値からなるデジタルデータ列である。図２は、波形データ列記憶領域１４２のデータ構造を示す図である。波形データ列記憶領域１４２は、複数の波形データ列を記憶できるように確保される。各波形データ列は、任意の点数から構成することができる。点数とは、データ数を意味する。１点は、例えば１６ビット又は３２ビットに相当し、１つのデジタル値に対応する。
　また、共用メモリ１４０は、波形出力形式データを記憶するための波形出力形式データ記憶領域１４３を備える。波形出力形式データとは、Ｄ／Ａ変換装置１００がアナログ出力インタフェース１１０から出力する波形の出力形式を指定するパラメータであり、本実施の形態では、先頭アドレス、出力データ数、及び出力周期を指定する。先頭アドレスとは、波形データ列記憶領域１４２に記憶された波形データ列の最初のデジタル値のアドレスである。図２の例では、波形データ列記憶領域１４２に記憶された「波形データ列Ａ」の先頭アドレスは、「Ａａ」である。出力データ数とは、波形データ列の点数であり、すなわち波形データ列を構成するデジタル値の数に相当する。図２の例では、「波形データ列Ａ」の出力データ数は、「Ａｎ点」である。出力周期は、Ｄ／Ａ変換周期を１以上の整数で乗じた値で指定される。
　本発明の実施の形態によれば、Ｄ／Ａ変換装置１００は、波形データ列記憶領域１４２内の読み出し対象のアドレスを予め設定された出力周期毎に後続のデジタル値が格納されたアドレスに順次更新しながら前記読み出し対象のアドレスから出力周期毎に順次読み出して、読み出した個々の出力データを逐次Ｄ／Ａ変換して出力することができる。これにより、ＣＰＵ装置２００からのＤ／Ａ変換毎のデジタル値の入力を必要とすることなくＤ／Ａ変換を行うことができる。また、Ｄ／Ａ変換装置１００は、予め波形データ列として内部に用意されたデジタル値を逐次アナログ値に変換するので、Ｄ／Ａ変換部１２０によるＤ／Ａ変換速度を上限とする速度でアナログ値を出力できる。また、逐次デジタル値を算出し、算出したデジタル値をアナログ値に変換する方式に比べて高速にアナログ値を出力（算出）することができる。なお、このように出力データの読み出し元のアドレスを自動でインクリメントしながら読み出した出力データを順次アナログ値に変換して出力する動作モードを、自動制御モード（第１の動作モード）と表記することとする。
　さらに、本発明の実施の形態によれば、自動制御モードで出力される波形のデバッグを行うことができるように、Ｄ／Ａ変換装置１００は、アドレスが自動でインクリメントされるのではなく、アドレス更新の指令をトリガとしてアドレスが更新される動作モード（第２のモード）で動作することができる。なお、このデバッグ用の動作モードとして、ステップ実行モードと、出力アドレス変更モードとが用意されている。ステップ実行モードとは、アドレス更新の指令が発行される毎にアドレスがインクリメント、即ち読み出し元のアドレスが波形データ列を構成する後続のデジタル値が格納されているアドレスに更新される動作モードをいう。なお、Ｄ／Ａ変換装置１００がステップ実行モードで動作中に、アドレス更新の指令を発行することを、ステップ実行と表記する。また、出力アドレス変更モードとは、その時点で最後に出力データを読み出したアドレスから、出力アドレス指定データにより指定されたアドレスに、出力データの読み出し元のアドレスをジャンプせしめる動作モードをいう。なお、ジャンプ先のアドレスは、後述の波形出力制御データにより指定される。Ｄ／Ａ変換装置１００がステップ実行モードをサポートしていることにより、ユーザは、自動制御モードで出力される波形が所望の形状となっているか否かを出力されるアナログ値のデータ毎に確認することができる。また、Ｄ／Ａ変換装置１００が出力アドレス変更モードをサポートしていることによって、ユーザは、連続して出力されるアナログ値の波形のうちの任意の位置の値を確認することができる。また、複数の波形データ列のうちの任意の波形データ列を確認することができる。
　Ｄ／Ａ変換装置１００がデバッグ用の動作モードで動作するための構成として、共用メモリ１４０は、波形出力制御データを記憶するための波形出力制御データ記憶領域１４４を備える。波形出力制御データとは、Ｄ／Ａ変換装置１００の動作モードの切り替えおよび夫々の動作モードでの運転のための指令およびパラメータをいう。例えば、波形出力制御データは、動作モードを指定する動作モード指定データを含んでいる。動作モード指定データにより、自動制御モード、ステップ実行モード、および出力アドレス変更モードのうちの何れか１つが指定される。また、波形出力制御データは、アドレス更新のトリガとして使用されるステップ実行要求データ、出力アドレス変更モードによるジャンプ先のアドレスを指定する出力アドレス指定データ、出力アドレス指定データにより指定されるアドレスに出力データの読み出し元をジャンプせしめるトリガとして使用される出力アドレス変更要求データ、現在の動作モードを示すパラメータ、および次の出力周期で出力データが読み出されるアドレス（以降、読出アドレス）を含む。なお、波形出力制御データは、その時点の最後の出力データの格納元のアドレスである現在出力中アドレスなど、種々のパラメータを含むようにしてもよい。
　図１に示す演算部１３０は、例えばマイクロ周辺装置又は専用ＬＳＩ（ＡＳＩＣ）が、内蔵メモリ１９０に記憶されたシステムプログラムを実行することにより、実現される。なお、システムプログラムの格納元は、演算部１３０が読み込むことができるのであれば内蔵メモリ１９０だけに限定されない。システムプログラムの格納元は、例えば、外部メモリ等でも良い。演算部１３０は、波形データ列を波形データ列記憶領域１４２に書き込む波形データ列書込部１３１と、後述する波形特定データに基づき波形データ列を生成する波形データ列生成部１３２と、波形データ列記憶領域１４２からデジタル値を読み出してＤ／Ａ変換部１２０にこのデジタル値を出力するデジタル値出力部１３３と、を備える。
　ここで、波形データ列は、次の５通りのうちいずれかの方法により、波形データ列記憶領域１４２に書き込まれる。１つ目の方法は、ＣＰＵ装置２００の演算部２２０が、内蔵メモリ２３０又は外部メモリに記憶されたユーザプログラムを実行することにより波形データ列を作成し、この波形データ列を波形データ列記憶領域１４２に書き込むものである。これは、波形データ列記憶領域１４２を、ＣＰＵ装置２００から直接書込み可能な共用メモリ１４０に設けたことにより実現される。
　２つ目の方法は、まずユーザが、予め波形データ列が記憶された外部メモリを、ＣＰＵ装置２００の外部メモリインタフェース２１０に装着する。次に、ＣＰＵ装置２００が、Ｄ／Ａ変換装置１００に対して、外部メモリからの読み出しを要求する。次に、Ｄ／Ａ変換装置１００の波形データ列書込部１３１が、この要求を受け付けると、この外部メモリに記憶された波形データ列を装置間バス３００を介して読み出し、この波形データ列を波形データ列記憶領域１４２に書き込むものである。
　３つ目の方法は、まずユーザが外部の周辺装置２０００の波形データ列支援ツール５００上で、マウスを操作して波形を描くことにより、波形グラフィカルデータを作成する。次に、波形データ列支援ツール５００は、ユーザの操作により作成されたグラフィカルな波形データに基づき、波形データ列を生成し、この波形データ列をＣＰＵ装置２００及び装置間バス３００を介して波形データ列記憶領域１４２に書き込むものである。
　４つ目の方法は、まずユーザが、波形データ列が格納されたＣＳＶ形式又はエクセル形式のファイルを外部の周辺装置２０００に記憶させる。次に、周辺装置２０００の波形データ列支援ツール５００は、このファイルから波形データ列を読み出し、この波形データ列をＣＰＵ装置２００及び装置間バス３００を介して波形データ列記憶領域１４２に書き込むものである。
　５つ目の方法は、まずユーザが、周辺装置２０００などの外部の機器を操作することにより、Ｄ／Ａ変換装置１００の波形データ列生成部１３２に、正弦波、矩形波、三角波、PWM波などの基本的な波形を特定するデータ（以下、「波形特定データ」という。）を送信する。波形特定データとしては、例えば、「正弦波」など波形の種別、波形の周期、及び波形の振幅などがある。次に、波形データ列生成部１３２は、この波形特定データに基づき波形データ列を生成する。次に、波形データ列書込部１３１は、波形データ列生成部１３２が生成した波形データ列を、波形データ列記憶領域１４２に書き込む。これにより、例えばＰＬＣシステム１０の立上げ時において、Ｄ／Ａ変換装置１００の出力確認や、配線チェックなどを、ＣＰＵ装置のためのユーザプログラムを用いることなく容易に行うことができる。
　なお、波形データ列は、上記５通りのうちいずれかの方法により、任意のタイミングで波形データ列記憶領域１４２に書き込まれる。このとき、新たに波形データ列記憶領域１４２に書き込まれる波形データ列の先頭アドレスは、直前に波形データ列記憶領域１４２に書き込まれた波形データ列の最後尾アドレスの１点後ろのアドレスとなる。すなわち、図２の例では、「波形データ列Ａ」の直後に波形データ列記憶領域１４２に書き込まれた「波形データ列Ｂ」の先頭アドレス「Ｂａ」は、「波形データ列Ａ」の最後尾アドレスの１点後ろのアドレスである。また、「波形データ列Ｂ」が書き込まれると、「波形データ列Ａ」が「波形データ列Ｂ」で上書きされるようにしてもよい。また、波形データ列を構成するデジタル値のうちのユーザにより指定されたアドレスに格納されている値を個別に書き換えることができるようにしてもよい。
　また、波形出力形式データは、波形データ列が波形データ列記憶領域１４２に書き込まれる時又はその後に、波形出力形式データ記憶領域１４３に書き込まれる。このとき、波形出力形式データは、波形データ列を波形データ列記憶領域１４２に書き込んだ手段によって、波形出力形式データ記憶領域１４３に書き込まれる。すなわち、例えば、上記１つ目の方法により波形データ列が波形データ列記憶領域１４２に書き込まれる場合、ＣＰＵ装置２００の演算部２２０が波形出力形式データを波形出力形式データ記憶領域１４３に書き込む。
　波形出力制御データは次の３通りのうちいずれかの方法により、波形出力制御データ記憶領域１４４に書き込まれる。１つ目の方法は、ＣＰＵ装置２００が、ユーザプログラムを実行することにより、波形出力制御データを波形出力制御データ記憶領域１４４に書き込むものである。これは、波形出力制御データ記憶領域１４４を、ＣＰＵ装置２００から直接書込み可能な共用メモリ１４０に設けたことにより実現される。
　２つ目の方法は、まず、ユーザが、周辺装置２０００の波形データ列支援ツール５００上で、波形出力制御データを登録する。そして、ユーザが波形データ列支援ツール５００上で書き込み指令を発行することで、ＣＰＵ装置２００及び装置間バス３００を介して、波形出力制御データを波形出力制御データ記憶領域１４４に書き込む。
　３つ目の方法は、デジタル値出力部１３３が、波形出力制御データを波形出力制御データ記憶領域１４４に書き込むものである。これは、デジタル値出力部１３３の演算結果や、トリガ信号入力Ｉ／Ｆ１５０への入力をデジタル値出力部１３３が検出し、波形出力制御データを書き込むものである。
　即ち、Ｄ／Ａ変換装置１００は、アドレス更新のトリガとなるステップ実行要求や、読出アドレスの変更のトリガとなる出力アドレス変更要求を、次の４つの方法のいずれか一つにより受け付けることができる。
・ＣＰＵ装置２００から発行される要求を受け付ける方法
・波形データ列支援ツール５００から発行される要求を受け付ける方法
・デジタル値出力部１３３の演算結果により、デジタル値出力部１３３自身が要求を発行し、デジタル値出力部１３３が当該要求を受け付ける方法
・トリガ信号入力Ｉ／Ｆ１５０から入力される要求を受け付ける方法
　なお、出力アドレス指定データは、ジャンプ先のアドレスを指定できる形式であればどのような形式で記述されたものであってもよい。例えば、現在の出力アドレスからの移動量を相対的に指定する方法や、ジャンプ先の絶対アドレスを指定する方法、などがある。
　次に、図３を参照して実施の形態におけるデジタル値出力部１３３の動作を説明する。図３は、実施の形態におけるＤ／Ａ変換装置１００のデジタル値出力部１３３の動作を示すフローチャートである。まず、デジタル値出力部１３３は、波形出力制御データを構成するパラメータとして含まれている動作モード指定データを参照することによって、自動制御モードが指定されているか否かを判定する（ステップＳ１）。自動制御モードが選択されている場合（ステップＳ１、Ｙｅｓ）、デジタル値出力部１３３は、自動制御モード停止要求があるか否かを判定する（ステップＳ２）。自動制御モード停止要求がない場合（ステップＳ２、Ｎｏ）、デジタル値出力部１３３は、波形データ列記憶領域１４２の中の読出アドレスにて記憶されているデジタル値を読み出し、このデジタル値をＤ／Ａ変換部１２０に出力する（ステップＳ３）。なお、波形データ列の最初のデジタル値をＤ／Ａ変換部１２０に出力する際の読出アドレスは、前述の先頭アドレスである。
　なお、ステップＳ３の処理にてＤ／Ａ変換部１２０に出力されたデジタル値は、Ｄ／Ａ変換部１２０によってアナログ値に変換される。その後、このアナログ値は、アナログ出力インタフェース１１０を介して、外部機器に電流値又は電圧値として出力される。
　ステップＳ３の処理の後、デジタル値出力部１３３は、次の出力周期に達したか否かを判断する（ステップＳ４）。デジタル値出力部１３３は、カウンタ１８０からのカウンタ信号と波形出力形式データ記憶領域１４３に記録されている出力周期に基づき、ステップＳ４の判定処理を実行する。
　次の出力周期に達した場合（ステップＳ４、Ｙｅｓ）、デジタル値出力部１３３は、読出アドレスを１点だけ最後尾アドレスに近づくように変更し（ステップＳ５）、ステップＳ２の判定処理を実行する。次の出力周期に達していない場合（ステップＳ４、Ｎｏ）、デジタル値出力部１３３は、ステップＳ５の処理をスキップする。
　自動制御モード停止要求があった場合には（ステップＳ２、Ｙｅｓ）、デジタル値出力部１３３は、動作モード指定データを消去し（ステップＳ６）、その後、ステップＳ１の判定処理を実行する。なお、自動制御モード停止要求や後述する出力アドレス変更モード停止要求は、ステップ実行要求や出力アドレス変更要求と同様に波形出力制御データを構成する指令により与えられるようにしてよい。
　自動制御モードが指定されていない場合（ステップＳ１、Ｎｏ）、デジタル値出力部１３３は、動作モード指定データによりステップ実行モードが指定されているか否かを判定する（ステップＳ７）。ステップ実行モードが指定されている場合（ステップＳ７、Ｙｅｓ）、デジタル値出力部１３３は、ステップ実行モード停止要求が有るか否かを判断する（ステップＳ８）。ステップ実行モード停止要求がない場合（ステップＳ８、Ｎｏ）、デジタル値出力部１３３は、ステップ実行要求が発行されたか否かを判断する（ステップＳ９）。
　なお、ステップ実行要求の発行の有無は、波形出力制御データを構成するパラメータとして含まれているステップ実行要求データの値を参照することによって確認することができる。例えば、ステップ実行要求データの値が「１」となっている状態は、ステップ実行要求が発行された状態を示し、ステップ実行要求データの値が「０」となっている状態は、ステップ実行要求が発行されていない状態を示す。
　ステップ実行要求が発行されていない場合（ステップＳ９、Ｎｏ）、デジタル値出力部１３３は、ステップＳ８の処理を実行する。ステップ実行要求が発行された場合（ステップＳ９、Ｙｅｓ）、デジタル値出力部１３３は波形データ列記憶領域１４２の中の読出アドレスにて記憶されているデジタル値を読み出し、このデジタル値をＤ／Ａ変換部１２０に出力する（ステップＳ１０）。そして、デジタル値出力部１３３は、読出アドレスを１点だけ進める（ステップＳ１１）。そして、デジタル値出力部１３３は、ステップ実行要求を消去し（ステップＳ１２）、その後、ステップＳ８の判定処理を実行する。なお、ステップ実行要求を消去するとは、ステップ実行要求データの値を、ステップ実行要求が発行されていない状態を示す値に書き換えることをいう。
　ステップ実行モードが指定されていない場合（ステップＳ７、Ｎｏ）、デジタル値出力部１３３は、動作モード指定データにより出力アドレス変更モードが指定されているか否かを判定する（ステップＳ１３）。出力アドレス変更モードが指定されている場合（ステップＳ１３、Ｙｅｓ）、デジタル値出力部１３３は、出力アドレス変更モード停止要求が有るか否かを判断する（ステップＳ１４）。出力アドレス変更モード停止要求がない場合（ステップＳ１４、Ｎｏ）、デジタル値出力部１３３は、出力アドレス変更要求が発行されたか否かを判断する（ステップＳ１５）。なお、出力アドレス変更要求の発行の有無は、波形出力制御データを構成するパラメータとして含まれている出力アドレス変更要求データの値を参照することによって確認することができる。例えば、出力アドレス変更要求データの値が「１」となっている状態は、出力アドレス変更要求が発行された状態を示し、出力アドレス変更要求データの値が「０」となっている状態は、出力アドレス変更要求が発行されていない状態を示す。
　出力アドレス変更要求が発行されていない場合（ステップＳ１５、Ｎｏ）、デジタル値出力部１３３は、再びステップＳ１４の判定処理を実行する。出力アドレス変更要求が発行されている場合（ステップＳ１５、Ｙｅｓ）、デジタル値出力部１３３は、波形出力制御データ記憶領域１４４の出力アドレス指定データにより指定されているアドレスで読出アドレスを更新し（ステップＳ１６）、波形データ列記憶領域１４２の中の読出アドレスにて記憶されているデジタル値を読み出し、このデジタル値をＤ／Ａ変換部１２０に出力する（ステップＳ１７）。そして、デジタル値出力部１３３は、出力アドレス変更要求を消去し（ステップＳ１８）、その後、ステップＳ１４の判定処理を実行する。なお、出力アドレス変更要求を消去するとは、出力アドレス変更要求データの値を、出力アドレス変更要求が発行されていない状態を示す値に書き換えることをいう。
　ステップ実行モード停止要求がある場合（ステップＳ８、Ｙｅｓ）、出力アドレス変更モードが指定されていない場合（ステップＳ１３、Ｎｏ）、または出力アドレス変更モード停止要求がある場合（ステップＳ１４、Ｙｅｓ）、デジタル値出力部１３３は、ステップＳ６の処理を実行する。
　以上述べたように、本発明の実施の形態によれば、複数のデジタル値から構成される波形データ列を記憶する波形データ列記憶領域１４２と、動作モードを指定する動作モード指定データと、更新要求データとしての、ステップ実行要求データまたは出力アドレス変更要求データと、が書き込まれる波形出力制御データ記憶領域１４４と、動作モード指定データが自動制御モードを指定する場合、波形データ列を構成するデジタル値を、波形データ列記憶領域１４２内の読み出し対象のアドレスを予め設定された出力周期毎に後続のデジタル値が格納されたアドレスに順次更新しながら前記読み出し対象のアドレスから出力周期毎に順次読み出して出力し、動作モード指定データがステップ実行モードまたは出力アドレス変更モードを指定する場合、波形データ列を構成するデジタル値を、読み出し対象のアドレスを更新要求データが書き込まれたタイミングで更新しながら読み出し対象のアドレスから読み出して出力するデジタル値出力部１３３と、デジタル値出力部１３３が出力するデジタル値をアナログ値に変換するＤ／Ａ変換部１２０と、を備えるようにＤ／Ａ変換装置１００を構成したので、自動制御モードが指定されると、Ｄ／Ａ変換装置１００は、予め波形データ列として内部に用意されたデジタル値を逐次アナログ値に変換するので、Ｄ／Ａ変換部１２０によるＤ／Ａ変換速度を上限とする速度でアナログ値を出力できる。また、ステップ実行モードまたは出力アドレス変更モードが指定されると、Ｄ／Ａ変換装置１００は、更新要求データが書き込まれたタイミングでアドレス更新を行うので、ユーザは、自動制御モードで出力される波形の確認を行うことができる。即ち、可及的に高速に波形を出力するとともに、出力される波形のデバッグが可能となる。
　また、波形出力制御データ記憶領域１４４は、波形データ列記憶領域１４２内のアドレスを指定する出力アドレス指定データがさらに書き込まれ、デジタル値出力部１３３は、動作モード指定データが出力アドレス変更モードを指定する場合、読み出し対象のアドレスを出力アドレス指定データが指定するアドレスに更新する、ようにＤ／Ａ変換装置１００を構成したので、ユーザは、任意のアドレスから波形データを構成するデジタル値を出力させることができるようになる。
　また、デジタル値出力部１３３は、動作モード指定データがステップ実行モードを指定する場合、読み出し対象のアドレスを前記波形データ列を構成する後続のデジタル値が格納されたアドレスに更新する、ようにＤ／Ａ変換装置１００を構成したので、波形データ列をＤ／Ａ変換し出力するタイミングを、外部から入力されるパルスにより制御することが可能となる。
　なお、波形データ列記憶領域１４２に格納されている波形データ列は、任意のタイミングで書き換えられることが可能である。即ち、ユーザは、出力アドレス変更モードまたはステップ実行モードでＤ／Ａ変換装置１００を動作せしめて、所望の波形のアナログ値が得られていないと判断した場合には、Ｄ／Ａ変換装置１００、ＣＰＵ装置２００、及び波形データ列支援ツール５００を用いて、波形データ列記憶領域１４２に格納されている波形データ列を修正することができる。また、デジタル値出力部１３３は、現在出力中のアナログ値に対応するデジタル値が書き換えられた場合には、書き換え後のデジタル値に基づいて出力中のアナログ値を即座に更新するようにしてもよい。
　以上のように、本発明にかかる変換装置、周辺装置およびプログラマブルコントローラは、Ｄ／Ａ変換を行う変換装置、変換装置の設定を行う周辺装置およびプログラマブルコントローラに適用して好適である。
　１０　ＰＬＣシステム
　１００　Ｄ／Ａ変換装置
　１１０　アナログ出力インタフェース
　１２０　Ｄ／Ａ変換部
　１３０　演算部
　１３１　波形データ列書込部
　１３２　波形データ列生成部
　１３３　デジタル値出力部
　１４０　共用メモリ
　１４２　波形データ列記憶領域
　１４３　波形出力形式データ記憶領域
　１４４　波形出力制御データ記憶領域
　１５０　トリガ信号入力インタフェース
　１６０　バスインタフェース
　１７０　内部バス
　１８０　カウンタ
　１９０　内蔵メモリ
　２００　ＣＰＵ装置
　２１０　外部メモリインタフェース
　２２０　演算部
　２３０　内蔵メモリ
　２４０　周辺装置インタフェース
　２５０　バスインタフェース
　２６０　内部バス
　３００　装置間バス
　５００　波形データ列支援ツール
　１０００　ＰＬＣ
　２０００　周辺装置
　３０００　接続ケーブル

Claims (9)

  1. 　複数のデジタル値から構成される波形データ列を記憶する波形データ列記憶部と、
    　動作モードを指定する動作モード指定データと、更新要求データとが書き込まれる制御データ記憶部と、
    　前記動作モード指定データが第１の動作モードを指定する場合、前記波形データ列を構成する前記デジタル値を、前記波形データ列記憶部内の読み出し対象のアドレスを予め設定された出力周期毎に後続のデジタル値が格納されたアドレスに順次更新しながら前記読み出し対象のアドレスから出力周期毎に順次読み出して出力し、前記動作モード指定データが第２の動作モードを指定する場合、前記波形データ列を構成する前記デジタル値を、前記読み出し対象のアドレスを前記更新要求データが書き込まれたタイミングで更新しながら前記読み出し対象のアドレスから読み出して出力するデジタル値出力部と、
    　前記デジタル値出力部が出力する前記デジタル値をアナログ値に変換するＤ／Ａ変換部と、
    　を備えることを特徴とする変換装置。
  2. 　前記制御データ記憶部は、前記波形データ列記憶部内のアドレスを指定するアドレス指定データがさらに書き込まれ、
    　前記デジタル値出力部は、前記動作モード指定データが第２の動作モードを指定する場合、前記読み出し対象のアドレスを前記アドレス指定データが指定するアドレスに更新する、
    　ことを特徴とする請求項１に記載の変換装置。
  3. 　前記デジタル値出力部は、前記動作モード指定データが第２の動作モードを指定する場合、前記読み出し対象のアドレスを前記波形データ列を構成する後続のデジタル値が格納されたアドレスに更新する、
    　ことを特徴とする請求項１に記載の変換装置。
  4. 　複数のデジタル値から構成される波形データ列を記憶する波形データ列記憶部と、動作モードを指定する動作モード指定データと、更新要求データとが書き込まれる制御データ記憶部と、前記動作モード指定データが第１の動作モードを指定する場合、前記波形データ列を構成する前記デジタル値を、前記波形データ列記憶部内の読み出し対象のアドレスを予め設定された出力周期毎に後続のデジタル値が格納されたアドレスに順次更新しながら前記読み出し対象のアドレスから出力周期毎に順次読み出して出力し、前記動作モード指定データが第２の動作モードを指定する場合、前記波形データ列を構成する前記デジタル値を、前記読み出し対象のアドレスを前記更新要求データが書き込まれたタイミングで更新しながら前記読み出し対象のアドレスから読み出して出力するデジタル値出力部と、前記デジタル値出力部が出力する前記デジタル値をアナログ値に変換するＤ／Ａ変換部と、を備える変換装置に接続され、
    　ユーザからの入力を受け付ける入力部と、
    　前記入力部が受け付けた入力に基づいて前記制御データ記憶部に前記動作モード指定データまたは前記更新要求データを書き込む波形データ列支援部と、
    　を備えることを特徴とする周辺装置。
  5. 　前記波形データ列支援部は、前記入力部が受け付けた入力に基づいて、前記変換装置が備える制御データ記憶部に、前記波形データ列記憶部内のアドレスを指定するアドレス指定データを書き込み、
    　前記変換装置が備えるデジタル値出力部は、前記動作モード指定データが第２の動作モードを指定する場合、前記読み出し対象のアドレスを前記制御データ記憶部に書き込まれたアドレス指定データが指定するアドレスに更新する、
    　ことを特徴とする請求項４に記載の周辺装置。
  6. 　前記波形データ列支援部は、前記入力部が受け付けた入力に基づいて、前記波形データ列記憶部に波形データ列を書き込む、
    　ことを特徴とする請求項４または請求項５に記載の周辺装置。
  7. 　複数のデジタル値から構成される波形データ列を記憶する波形データ列記憶部と、
    　動作モードを指定する動作モード指定データと、更新要求データとが書き込まれる制御データ記憶部と、
    　前記動作モード指定データが第１の動作モードを指定する場合、前記波形データ列を構成する前記デジタル値を、前記波形データ列記憶部内の読み出し対象のアドレスを予め設定された出力周期毎に後続のデジタル値が格納されたアドレスに順次更新しながら前記読み出し対象のアドレスから出力周期毎に順次読み出して出力し、前記動作モード指定データが第２の動作モードを指定する場合、前記波形データ列を構成する前記デジタル値を、前記読み出し対象のアドレスを前記更新要求データが書き込まれたタイミングで更新しながら前記読み出し対象のアドレスから読み出して出力するデジタル値出力部と、
    　前記デジタル値出力部が出力する前記デジタル値をアナログ値に変換するＤ／Ａ変換部と、
    　を備えることを特徴とするプログラマブルコントローラ。
  8. 　前記制御データ記憶部は、前記波形データ列記憶部内のアドレスを指定するアドレス指定データがさらに書き込まれ、
    　前記デジタル値出力部は、前記動作モード指定データが第２の動作モードを指定する場合、前記読み出し対象のアドレスを前記アドレス指定データが指定するアドレスに更新する、
    　ことを特徴とする請求項７に記載のプログラマブルコントローラ。
  9. 　前記デジタル値出力部は、前記動作モード指定データが第２の動作モードを指定する場合、前記読み出し対象のアドレスを前記波形データ列を構成する後続のデジタル値が格納されたアドレスに更新する、
    　ことを特徴とする請求項７に記載のプログラマブルコントローラ。
PCT/JP2012/058190 2012-03-28 2012-03-28 変換装置、周辺装置およびプログラマブルコントローラ WO2013145170A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
PCT/JP2012/058190 WO2013145170A1 (ja) 2012-03-28 2012-03-28 変換装置、周辺装置およびプログラマブルコントローラ
US13/810,027 US8775703B2 (en) 2012-03-28 2012-03-28 Conversion device, peripheral device, and programmable logic controller
EP12808667.5A EP2750295B1 (en) 2012-03-28 2012-03-28 Conversion device, peripheral device, and programmable controller
JP2012534884A JP5148021B1 (ja) 2012-03-28 2012-03-28 変換装置、周辺装置およびプログラマブルコントローラ
KR1020137000113A KR101409618B1 (ko) 2012-03-28 2012-03-28 변환 장치, 주변장치 및 프로그래머블 콘트롤러
CN201280002010.8A CN103430454B (zh) 2012-03-28 2012-03-28 转换装置、外围装置以及可编程控制器
TW101134429A TWI470400B (zh) 2012-03-28 2012-09-20 變換裝置、周邊裝置及可編程邏輯控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/058190 WO2013145170A1 (ja) 2012-03-28 2012-03-28 変換装置、周辺装置およびプログラマブルコントローラ

Publications (1)

Publication Number Publication Date
WO2013145170A1 true WO2013145170A1 (ja) 2013-10-03

Family

ID=47890554

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/058190 WO2013145170A1 (ja) 2012-03-28 2012-03-28 変換装置、周辺装置およびプログラマブルコントローラ

Country Status (7)

Country Link
US (1) US8775703B2 (ja)
EP (1) EP2750295B1 (ja)
JP (1) JP5148021B1 (ja)
KR (1) KR101409618B1 (ja)
CN (1) CN103430454B (ja)
TW (1) TWI470400B (ja)
WO (1) WO2013145170A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9494415B2 (en) 2013-11-07 2016-11-15 Intel Corporation Object position determination
EP3072054A4 (en) * 2013-11-20 2017-07-26 Intel Corporation Computing systems for peripheral control
KR101961603B1 (ko) * 2016-04-22 2019-03-22 미쓰비시덴키 가부시키가이샤 디지털 아날로그 변환 장치, 제어 장치, 및 제어 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353017U (ja) * 1989-09-28 1991-05-22
JPH0563448A (ja) * 1991-08-30 1993-03-12 Yokogawa Electric Corp 波形発生装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1058678A (zh) * 1990-08-01 1992-02-12 高敏 高速高精度模数变换器
JPH0651813A (ja) * 1992-07-28 1994-02-25 Matsushita Electric Works Ltd Ａ／ｄ変換ユニット
JP2914100B2 (ja) 1993-06-30 1999-06-28 三菱電機株式会社 プログラマブルコントローラ用アナログ信号処理装置
US6366971B1 (en) * 1998-01-09 2002-04-02 Yamaha Corporation Audio system for playback of waveform sample data
JP4105831B2 (ja) * 1998-09-11 2008-06-25 株式会社アドバンテスト 波形発生装置、半導体試験装置、および半導体デバイス
US6359575B1 (en) * 1999-12-09 2002-03-19 National Instruments Corporation Analog to digital converter having a digital to analog converter mode
EP1739841B1 (en) * 2004-02-25 2016-04-13 Mitsubishi Denki Kabushiki Kaisha Waveform generation method, radar device, and oscillator for radar device
US7668234B2 (en) * 2005-06-14 2010-02-23 Anritsu Corp. Test signal generating apparatus for communications equipment and test signal generating method for communications equipment
KR100753338B1 (ko) * 2005-12-28 2007-08-30 엘에스산전 주식회사 아날로그 신호의 입력모듈
DE112008001574T5 (de) * 2007-06-05 2010-04-29 Advantest Corp. Wellenform-Erzeugungsgerät, Wellenform-Erzeugungsverfahren und Programm
CN102362232B (zh) * 2009-03-23 2014-10-29 三菱电机株式会社 A/d变换装置以及可编程控制器系统
CN102201813B (zh) * 2010-03-24 2016-03-30 研祥智能科技股份有限公司 一种多通道异步输出波形的方法及系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353017U (ja) * 1989-09-28 1991-05-22
JPH0563448A (ja) * 1991-08-30 1993-03-12 Yokogawa Electric Corp 波形発生装置

Also Published As

Publication number Publication date
EP2750295A1 (en) 2014-07-02
JPWO2013145170A1 (ja) 2015-08-03
TWI470400B (zh) 2015-01-21
EP2750295A4 (en) 2015-02-25
KR20130119410A (ko) 2013-10-31
JP5148021B1 (ja) 2013-02-20
US8775703B2 (en) 2014-07-08
TW201339796A (zh) 2013-10-01
CN103430454B (zh) 2016-10-12
US20130262722A1 (en) 2013-10-03
CN103430454A (zh) 2013-12-04
KR101409618B1 (ko) 2014-06-18
EP2750295B1 (en) 2016-07-27

Similar Documents

Publication Publication Date Title
JP5327395B2 (ja) Ｄ／ａ変換装置、周辺装置、及びｐｌｃ
TWI564685B (zh) 工程工具、程式編輯裝置及程式編輯系統
JP5148021B1 (ja) 変換装置、周辺装置およびプログラマブルコントローラ
JP2015176340A (ja) プログラマブルコントローラおよびプログラマブルコントローラによるデバイス制御方法
JP5785501B2 (ja) ラダープログラム作成装置
JPWO2018070041A1 (ja) シミュレーション装置
JP2017102693A (ja) 制御装置および制御方法、制御装置を用いたコンピュータプログラム
JP2005310144A (ja) 決定論的有限状態マシンをプログラムするための同期式形式言語
JP5459601B2 (ja) ロボットコントロール・システム、ロボットコントロール方法
JP2012043216A (ja) プログラム自動生成装置
JP6215003B2 (ja) プログラマブルコントローラ、拡張ユニット及びプログラム作成支援システム
JP6664547B1 (ja) プログラマブルロジックコントローラシステムおよびデータ解析方法
CN109075797B (zh) 数字模拟变换装置、控制装置、以及控制系统
JP7241982B1 (ja) 画像生成プログラム、画像生成装置、プログラマブルコントローラシステム及び画像生成方法
JP6591116B1 (ja) プログラマブルロジックコントローラのｃｐｕユニット、プログラマブルロジックコントローラ、方法、及びコンピュータ
JP2002073120A (ja) プログラマブルコントローラのプログラミング装置とその方法
JP6146277B2 (ja) インバータ制御装置およびその周辺装置
JPH05297913A (ja) プログラマブルコントロ−ラ
JP2015200914A (ja) 機器制御装置、プログラム作成装置、プログラム作成・実行システム、機器制御システム、プログラム作成方法、機器制御プログラム、プログラム記録媒体、プログラム格納装置および機器制御方法
JP2012063995A (ja) ソフト部品実行制御装置
JPH0612117A (ja) プログラマブルコントローラ
JP2007293771A (ja) シミュレータ
JPH03216704A (ja) プログラム作成装置
JP2012060199A (ja) クロックド・シリアル・インタフェース
JPS63289656A (ja) プロクラム処理装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2012534884

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20137000113

Country of ref document: KR

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2012808667

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13810027

Country of ref document: US

Ref document number: 2012808667

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12808667

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE