JPH06152248A - ディジタル交流発生器 - Google Patents
ディジタル交流発生器Info
- Publication number
- JPH06152248A JPH06152248A JP31792992A JP31792992A JPH06152248A JP H06152248 A JPH06152248 A JP H06152248A JP 31792992 A JP31792992 A JP 31792992A JP 31792992 A JP31792992 A JP 31792992A JP H06152248 A JPH06152248 A JP H06152248A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- oscillation
- frequency
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 51
- 238000005070 sampling Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000005259 measurement Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 交流波形の出力周波数をきめ細かく制御でき
るディジタル交流発生器を提供する。 【構成】 ＶＣＯから成るクロック発振器１と、発振す
る交流波形データを格納しておく交流波形データ部２
と、交流波形を発生させる発振用ＣＰＵ３と、交流波形
データを交流波形に変換する発振用ＤＡ変換器４と、所
定の振幅に増幅する交流増幅器５から構成する。ディジ
タル交流発生器の出力周波数はクロック発振器１を連続
的に制御するので、システムクロックの１クロック分よ
り細かく制御できるため、出力周波数が連続的にきめ細
かく制御できる。
るディジタル交流発生器を提供する。 【構成】 ＶＣＯから成るクロック発振器１と、発振す
る交流波形データを格納しておく交流波形データ部２
と、交流波形を発生させる発振用ＣＰＵ３と、交流波形
データを交流波形に変換する発振用ＤＡ変換器４と、所
定の振幅に増幅する交流増幅器５から構成する。ディジ
タル交流発生器の出力周波数はクロック発振器１を連続
的に制御するので、システムクロックの１クロック分よ
り細かく制御できるため、出力周波数が連続的にきめ細
かく制御できる。
Description
【０００１】
【産業上の利用分野】本発明は計測器等の保守及び実験
研究用の信号源等として正弦波交流及び三角波や矩形波
や高調波等の歪波交流を発生するディジタル交流発生器
に関するものである。
研究用の信号源等として正弦波交流及び三角波や矩形波
や高調波等の歪波交流を発生するディジタル交流発生器
に関するものである。
【０００２】
【従来の技術】従来のディジタル交流発生器は、図２に
示すように、一定の周波数で発振する水晶振動子１２
と、交流波形データを記憶する交流波形データ部２と、
発振用ＣＰＵ３と、発振用ＤＡ変換器４と、交流増幅器
５とで構成され、発振用ＣＰＵ３は一定の周波数で発振
する水晶振動子１２の出力をシステムクロック入力端子
に入力し、水晶振動子１２の出力をシステムクロックに
用いて動作し、交流波形データ部２から交流波形データ
を入力し、発振用ＤＡ変換器４へ出力して交流波形に変
換させる。交流増幅器５は発振用ＤＡ変換器４から交流
波形を入力し、所定の振幅へ増幅して外部へ出力する。
発振用ＣＰＵ３で行う処理は、交流波形データの先頭ア
ドレスにセットして、交流波形データ部２から交流波形
データを入力して発振用ＤＡ変換器４へ出力し、次の交
流波形データのアドレスに移動し、交流波形に変換する
サンプリングのタイミングをソフトウェアタイマによっ
て調節し、交流波形のアドレスをチェックし、最後のア
ドレスならば先頭アドレスに戻し、最後のアドレスでは
ないならば次のアドレスの交流波形データを入力する。
ここで、変換するサンプリングの電気角θは、交流波形
の位相分解能をθとすると、θとして一定の値となる。
電気角θ毎のサンプリングで変換を行い、このサンプリ
ングのタイミング時間を長くすれば交流波形の出力周波
数は低くなり、サンプリングの時間を短くすれば交流波
形の出力周波数は高くなる。従って、ソフトウェアタイ
マによってサンプリング時間を変化させて、交流の出力
周波数を制御していた。ソフトウェアタイマは、交流波
形データ部２から交流波形データを入力して発振用ＤＡ
変換器４へ出力する時間から次のサンプリングの交流波
形データを入力して発振用ＤＡ変換器４へ出力するまで
の時間を調整するのに、メモリへの入出力命令と算術命
令と条件判断ジャンプ命令とを組み合わせてメモリ上の
特定の値をカウントアップまたはカウントダウンしてソ
フトウェアカウンタを作ったり、またはダミーの命令を
何回か実行させてたりしてタイマを作っていた。
示すように、一定の周波数で発振する水晶振動子１２
と、交流波形データを記憶する交流波形データ部２と、
発振用ＣＰＵ３と、発振用ＤＡ変換器４と、交流増幅器
５とで構成され、発振用ＣＰＵ３は一定の周波数で発振
する水晶振動子１２の出力をシステムクロック入力端子
に入力し、水晶振動子１２の出力をシステムクロックに
用いて動作し、交流波形データ部２から交流波形データ
を入力し、発振用ＤＡ変換器４へ出力して交流波形に変
換させる。交流増幅器５は発振用ＤＡ変換器４から交流
波形を入力し、所定の振幅へ増幅して外部へ出力する。
発振用ＣＰＵ３で行う処理は、交流波形データの先頭ア
ドレスにセットして、交流波形データ部２から交流波形
データを入力して発振用ＤＡ変換器４へ出力し、次の交
流波形データのアドレスに移動し、交流波形に変換する
サンプリングのタイミングをソフトウェアタイマによっ
て調節し、交流波形のアドレスをチェックし、最後のア
ドレスならば先頭アドレスに戻し、最後のアドレスでは
ないならば次のアドレスの交流波形データを入力する。
ここで、変換するサンプリングの電気角θは、交流波形
の位相分解能をθとすると、θとして一定の値となる。
電気角θ毎のサンプリングで変換を行い、このサンプリ
ングのタイミング時間を長くすれば交流波形の出力周波
数は低くなり、サンプリングの時間を短くすれば交流波
形の出力周波数は高くなる。従って、ソフトウェアタイ
マによってサンプリング時間を変化させて、交流の出力
周波数を制御していた。ソフトウェアタイマは、交流波
形データ部２から交流波形データを入力して発振用ＤＡ
変換器４へ出力する時間から次のサンプリングの交流波
形データを入力して発振用ＤＡ変換器４へ出力するまで
の時間を調整するのに、メモリへの入出力命令と算術命
令と条件判断ジャンプ命令とを組み合わせてメモリ上の
特定の値をカウントアップまたはカウントダウンしてソ
フトウェアカウンタを作ったり、またはダミーの命令を
何回か実行させてたりしてタイマを作っていた。
【０００３】
【発明が解決しようとする課題】従来のディジタル交流
発生器は、発振用ＣＰＵ３が、一定の周波数で発振する
水晶振動子１２からの出力をシステムクロックに用いて
動作しており、ある一定の電気角θ毎にサンプリングを
行い、サンプリング毎のタイミングをソフトウェアタイ
マによって調節して、交流波形の出力周波数を制御する
ものである。この方法では、ソフトウェアタイマは、交
流波形データ部２から交流波形データを入力して発振用
ＤＡ変換器４へ出力する時間から次のサンプリングの交
流波形データを入力して発振用ＤＡ変換器４へ出力する
までの時間を調整するのに、メモリへの入出力命令と算
術命令と条件判断ジャンプ命令とを組み合わせてメモリ
上の特定の値をカウントアップまたはカウントダウンし
てソフトウェアカウンタを作ったり、またはダミーの命
令を何回か実行させてたりしてタイマを作っていたた
め、ソフトウェアタイマの制御できる分解能はソフトウ
ェアカウンタの場合、メモリ上のカウンタ値を大小させ
て制御することになり、ソフトウェアカウンタがプラス
またはマイナスに１だけ変化する量が最小制御量とな
る。このとき、発振用ＣＰＵ３の命令はメモリからカウ
ント値を読み込む命令とカウント値をプラスまたはマイ
ナスする命令とプラスマイナスしたカウント値をメモリ
に書き込む命令とカウントされたカウント値が所定の値
に成ったかを判断し、条件が成立した場合はソフトウェ
アタイマから抜けて、条件が成立しない場合はメモリか
らカウント値を読み込むアドレスへジャンプさせる命令
とから成り１ループする時間が最小制御時間となる。ダ
ミーの命令を何回か実行する場合、最小制御量はダミー
の１命令分となり最小制御時間はダミーの１命令を実行
する時間である。ここで、発振用ＣＰＵ３において、１
命令実行するにはプログラムコードをメモリから読み込
むための時間がシステムクロックの数クロック分必要と
なり、１命令が２コードのときはプログラムコードを読
み込む時間も２倍かかる。またメモリにデータを入出力
するときはメモリからデータを読み込む時間やメモリに
データを書き込む時間が必要となる。従って、ソフトウ
ェアタイマの最小制御時間はシステムクロックの数クロ
ックは必要となり、交流波形の出力周波数を制御する最
小時間がシステムクロックの数クロックは必要となっ
て、この数クロック分より細かく出力周波数を制御する
ことができないという問題点があった。そこで、本発明
はシステムクロックの１クロック分より細かく出力周波
数を制御することができるディジタル交流発生器を提供
することを目的とする。
発生器は、発振用ＣＰＵ３が、一定の周波数で発振する
水晶振動子１２からの出力をシステムクロックに用いて
動作しており、ある一定の電気角θ毎にサンプリングを
行い、サンプリング毎のタイミングをソフトウェアタイ
マによって調節して、交流波形の出力周波数を制御する
ものである。この方法では、ソフトウェアタイマは、交
流波形データ部２から交流波形データを入力して発振用
ＤＡ変換器４へ出力する時間から次のサンプリングの交
流波形データを入力して発振用ＤＡ変換器４へ出力する
までの時間を調整するのに、メモリへの入出力命令と算
術命令と条件判断ジャンプ命令とを組み合わせてメモリ
上の特定の値をカウントアップまたはカウントダウンし
てソフトウェアカウンタを作ったり、またはダミーの命
令を何回か実行させてたりしてタイマを作っていたた
め、ソフトウェアタイマの制御できる分解能はソフトウ
ェアカウンタの場合、メモリ上のカウンタ値を大小させ
て制御することになり、ソフトウェアカウンタがプラス
またはマイナスに１だけ変化する量が最小制御量とな
る。このとき、発振用ＣＰＵ３の命令はメモリからカウ
ント値を読み込む命令とカウント値をプラスまたはマイ
ナスする命令とプラスマイナスしたカウント値をメモリ
に書き込む命令とカウントされたカウント値が所定の値
に成ったかを判断し、条件が成立した場合はソフトウェ
アタイマから抜けて、条件が成立しない場合はメモリか
らカウント値を読み込むアドレスへジャンプさせる命令
とから成り１ループする時間が最小制御時間となる。ダ
ミーの命令を何回か実行する場合、最小制御量はダミー
の１命令分となり最小制御時間はダミーの１命令を実行
する時間である。ここで、発振用ＣＰＵ３において、１
命令実行するにはプログラムコードをメモリから読み込
むための時間がシステムクロックの数クロック分必要と
なり、１命令が２コードのときはプログラムコードを読
み込む時間も２倍かかる。またメモリにデータを入出力
するときはメモリからデータを読み込む時間やメモリに
データを書き込む時間が必要となる。従って、ソフトウ
ェアタイマの最小制御時間はシステムクロックの数クロ
ックは必要となり、交流波形の出力周波数を制御する最
小時間がシステムクロックの数クロックは必要となっ
て、この数クロック分より細かく出力周波数を制御する
ことができないという問題点があった。そこで、本発明
はシステムクロックの１クロック分より細かく出力周波
数を制御することができるディジタル交流発生器を提供
することを目的とする。
【０００４】
【課題を解決するための手段】発振出力周波数を連続的
に変化させることのできるクロック発振器と、交流波形
データを記憶する交流波形データ部と、前記クロック発
振器の出力をシステムクロックとして動作し、前記交流
波形データ部の出力が入力される発振用ＣＰＵと、前記
発振用ＣＰＵの出力を変換する発振用ＤＡ変換器と、前
記発振用ＤＡ変換器の出力を増幅する交流増幅器と、前
記クロック発振器の出力周波数を連続的に制御して前記
交流増幅器の出力端子から出力される交流波形の周波数
を連続的に制御する周波数制御部とを設ける。
に変化させることのできるクロック発振器と、交流波形
データを記憶する交流波形データ部と、前記クロック発
振器の出力をシステムクロックとして動作し、前記交流
波形データ部の出力が入力される発振用ＣＰＵと、前記
発振用ＣＰＵの出力を変換する発振用ＤＡ変換器と、前
記発振用ＤＡ変換器の出力を増幅する交流増幅器と、前
記クロック発振器の出力周波数を連続的に制御して前記
交流増幅器の出力端子から出力される交流波形の周波数
を連続的に制御する周波数制御部とを設ける。
【０００５】
【作用】発振用ＣＰＵのシステムクロックは発振用ＣＰ
Ｕの動作速度を決める働きをし、発振用ＣＰＵはあらか
じめ交流波形データ部に書き込まれた交流波形データを
読み込んで動作速度に比例した周波数の交流波形を発生
する働きをする。周波数制御用ＣＰＵは設定データ入力
部から設定された周波数となるようにＶＣＯの発振周波
数を調節し、ＶＣＯで発振されたパルスは発振用ＣＰＵ
のシステムクロックとして用いることにより、発振用Ｃ
ＰＵの動作速度を調節する作用をする。
Ｕの動作速度を決める働きをし、発振用ＣＰＵはあらか
じめ交流波形データ部に書き込まれた交流波形データを
読み込んで動作速度に比例した周波数の交流波形を発生
する働きをする。周波数制御用ＣＰＵは設定データ入力
部から設定された周波数となるようにＶＣＯの発振周波
数を調節し、ＶＣＯで発振されたパルスは発振用ＣＰＵ
のシステムクロックとして用いることにより、発振用Ｃ
ＰＵの動作速度を調節する作用をする。
【０００６】
【実施例】図１は本発明のディジタル交流発生器のブロ
ック構成図である。交流波形を発生する波形発振部６と
交流波形の周波数を制御する周波数制御部１１から成り
それぞれ以下のブロックより構成される。波形発振部６
は、交流波形データ部２と発振用ＣＰＵ３と発振用ＤＡ
変換器４及び交流増幅器５から構成され、周波数制御部
１１は、周波数制御用ＣＰＵ７と設定データ入力部８と
周波数制御用ＤＡ変換器９と例えばＶＣＯ（電圧制御発
振器）から成り発振出力周波数を連続的に変化させるこ
とができるクロック発振器１及びカウンタ１０から構成
される。次に動作を説明する。
ック構成図である。交流波形を発生する波形発振部６と
交流波形の周波数を制御する周波数制御部１１から成り
それぞれ以下のブロックより構成される。波形発振部６
は、交流波形データ部２と発振用ＣＰＵ３と発振用ＤＡ
変換器４及び交流増幅器５から構成され、周波数制御部
１１は、周波数制御用ＣＰＵ７と設定データ入力部８と
周波数制御用ＤＡ変換器９と例えばＶＣＯ（電圧制御発
振器）から成り発振出力周波数を連続的に変化させるこ
とができるクロック発振器１及びカウンタ１０から構成
される。次に動作を説明する。
【０００７】波形発振部６は発振用ＣＰＵ３が交流波形
データ部２から交流波形データを入力して、交流波形デ
ータを発振用ＤＡ変換器４へ出力し、発振用ＤＡ変換器
４は交流波形データを交流波形に変換し交流増幅器５へ
出力する。交流増幅器５は所定の振幅に増幅して交流増
幅器５の出力端子から出力する。ここで、図３は発振用
ＣＰＵ３の動作フローを示す図である。図３において発
振用ＣＰＵ３は交流波形データ部２の先頭アドレスから
交流波形データを読み込んで発振用ＤＡ変換器４へ出力
して次のアドレスに移し、交流波形データのアドレスが
一周期分の最後のアドレスではない場合は次々に交流波
形データを読み込んでいき、交流波形データのアドレス
が交流波形データの一周期分の最後のアドレスになると
先頭アドレスの戻すという動作を繰り返している。発振
用ＣＰＵ３は前記説明による図３で示すフローの手順に
従ってプログラムを一命令ずつ実行していき、一命令を
実行する時間はシステムクロックを基準としてブロック
数が一義的に決められている。プログラム全体で動作す
る時間は、各命令で費やすクロックの和であるためクロ
ック数が決まってくる。従って交流波形を一サイクル発
生する時間はプログラムを一サイクル実行する時間であ
り、その実行時間はある一定のクロック数と決められる
ため、交流波形の周波数はシステムクロックの周波数に
比例する。即ち交流波形の周波数をきめ細かく制御する
には発振用ＣＰＵ３のシステムクロックの周波数をきめ
細かく制御すれば良いことになる。
データ部２から交流波形データを入力して、交流波形デ
ータを発振用ＤＡ変換器４へ出力し、発振用ＤＡ変換器
４は交流波形データを交流波形に変換し交流増幅器５へ
出力する。交流増幅器５は所定の振幅に増幅して交流増
幅器５の出力端子から出力する。ここで、図３は発振用
ＣＰＵ３の動作フローを示す図である。図３において発
振用ＣＰＵ３は交流波形データ部２の先頭アドレスから
交流波形データを読み込んで発振用ＤＡ変換器４へ出力
して次のアドレスに移し、交流波形データのアドレスが
一周期分の最後のアドレスではない場合は次々に交流波
形データを読み込んでいき、交流波形データのアドレス
が交流波形データの一周期分の最後のアドレスになると
先頭アドレスの戻すという動作を繰り返している。発振
用ＣＰＵ３は前記説明による図３で示すフローの手順に
従ってプログラムを一命令ずつ実行していき、一命令を
実行する時間はシステムクロックを基準としてブロック
数が一義的に決められている。プログラム全体で動作す
る時間は、各命令で費やすクロックの和であるためクロ
ック数が決まってくる。従って交流波形を一サイクル発
生する時間はプログラムを一サイクル実行する時間であ
り、その実行時間はある一定のクロック数と決められる
ため、交流波形の周波数はシステムクロックの周波数に
比例する。即ち交流波形の周波数をきめ細かく制御する
には発振用ＣＰＵ３のシステムクロックの周波数をきめ
細かく制御すれば良いことになる。
【０００８】次に周波数制御部１１について説明する。
周波数制御部１１は設定データ入力部８から周波数制御
の設定データが周波数制御用ＣＰＵ７に入力される。一
方、クロック発振器１で発振するパルスの周波数を計測
するカウンタ１０から周波数制御の計測データが周波数
制御用ＣＰＵ７に入力される。ここで図４は周波数制御
用ＣＰＵ７で行う周波数制御の基本フローを示す図であ
る。図４を参照して説明する。周波数制御用ＣＰＵ７は
前記設定データとカウンタ１０で計測された計測データ
を読み込んで両者の大小比較をして、差がある場合は制
御データを変更するが、設定データより計測データが大
きい場合は、計測データを小さくするために周波数制御
用ＤＡ変換器９へ出力する制御データを大きくするよう
に制御し、また逆に計測データより設定データが大きい
場合は、計測データを大きくするために周波数制御用Ｄ
Ａ変換器９へ出力する制御データを小さくするように制
御する。計測データと設定データとに差がない場合は、
制御データを変化させないようにする。
周波数制御部１１は設定データ入力部８から周波数制御
の設定データが周波数制御用ＣＰＵ７に入力される。一
方、クロック発振器１で発振するパルスの周波数を計測
するカウンタ１０から周波数制御の計測データが周波数
制御用ＣＰＵ７に入力される。ここで図４は周波数制御
用ＣＰＵ７で行う周波数制御の基本フローを示す図であ
る。図４を参照して説明する。周波数制御用ＣＰＵ７は
前記設定データとカウンタ１０で計測された計測データ
を読み込んで両者の大小比較をして、差がある場合は制
御データを変更するが、設定データより計測データが大
きい場合は、計測データを小さくするために周波数制御
用ＤＡ変換器９へ出力する制御データを大きくするよう
に制御し、また逆に計測データより設定データが大きい
場合は、計測データを大きくするために周波数制御用Ｄ
Ａ変換器９へ出力する制御データを小さくするように制
御する。計測データと設定データとに差がない場合は、
制御データを変化させないようにする。
【０００９】周波数制御用ＤＡ変換器９は前記制御デー
タを周波数制御用ＣＰＵ７から入力して制御電圧に変換
し、制御電圧をクロック発振器１へ入力する。クロック
発振器１は制御電圧に応じてパルスの発振周波数を制御
している。ここで、図５はクロック発振器１の制御と入
出力の関係を示す図である。図５に周波数制御用ＤＡ変
換器９で変換する制御データとクロック発振器１の制御
電圧５０及びクロック発振器１のパルスの出力周波数５
１との関係を示すと、制御電圧５０は制御データを大き
くすると電圧が上昇し、パルスの出力周波数５１は制御
データを大きくすると発振周波数が下がるという関係を
持っている。従って、周波数制御用ＣＰＵ７はカウンタ
１０からの計測データと設定データ入力部８からの設定
データとを比較して、計測データが設定データより大き
い場合には、クロック発振器１の発振周波数が設定デー
タより高い状態であるため周波数制御用ＤＡ変換器９へ
の出力は制御データを大きくしてクロック発振器１への
制御電圧を高めてクロック発振器１の発振周波数を下げ
るように制御する。また逆に、計測データが設定データ
より小さい場合は、クロック発振器１の発振周波数が設
定データより低い状態にあるため周波数制御用ＤＡ変換
器９へ出力する制御データを小さくしてクロック発振器
１への制御電圧を低くしてクロック発振器１の発振周波
数を上げるように制御する。また計測データと設定デー
タが同じ場合は、クロック発振器１の発振周波数を一定
に保つように制御する。クロック発振器１で発振された
パルスは一方を発振用ＣＰＵ３のシステムクロックとし
て発振用ＣＰＵ３へ出力し、もう一方をカウンタ１０へ
出力して制御ループを構成している。
タを周波数制御用ＣＰＵ７から入力して制御電圧に変換
し、制御電圧をクロック発振器１へ入力する。クロック
発振器１は制御電圧に応じてパルスの発振周波数を制御
している。ここで、図５はクロック発振器１の制御と入
出力の関係を示す図である。図５に周波数制御用ＤＡ変
換器９で変換する制御データとクロック発振器１の制御
電圧５０及びクロック発振器１のパルスの出力周波数５
１との関係を示すと、制御電圧５０は制御データを大き
くすると電圧が上昇し、パルスの出力周波数５１は制御
データを大きくすると発振周波数が下がるという関係を
持っている。従って、周波数制御用ＣＰＵ７はカウンタ
１０からの計測データと設定データ入力部８からの設定
データとを比較して、計測データが設定データより大き
い場合には、クロック発振器１の発振周波数が設定デー
タより高い状態であるため周波数制御用ＤＡ変換器９へ
の出力は制御データを大きくしてクロック発振器１への
制御電圧を高めてクロック発振器１の発振周波数を下げ
るように制御する。また逆に、計測データが設定データ
より小さい場合は、クロック発振器１の発振周波数が設
定データより低い状態にあるため周波数制御用ＤＡ変換
器９へ出力する制御データを小さくしてクロック発振器
１への制御電圧を低くしてクロック発振器１の発振周波
数を上げるように制御する。また計測データと設定デー
タが同じ場合は、クロック発振器１の発振周波数を一定
に保つように制御する。クロック発振器１で発振された
パルスは一方を発振用ＣＰＵ３のシステムクロックとし
て発振用ＣＰＵ３へ出力し、もう一方をカウンタ１０へ
出力して制御ループを構成している。
【００１０】本発明の特徴は周波数制御部１１において
周波数制御用ＣＰＵ７がクロック発振器１の発振周波数
を連続的にきめ細かく制御し、クロック発振器１のパル
スは波形発振部６における発振用ＣＰＵ３のシステムク
ロックとして発振用ＣＰＵ３を動作させて、発振用ＣＰ
Ｕ３の動作速度を連続的にきめ細かく制御して、交流波
形の出力周波数をきめ細かく制御するディジタル交流発
生器である。本発明による利点は、交流波形の出力周波
数をきめ細かく調節できる点にあり、交流波形データ部
２において交流波形を正弦波のみならず矩形波や三角波
や高調波といった歪波波形のデータを格納すれば歪波波
形の周波数をきめ細かく調節できるディジタル交流発生
器を提供できる。
周波数制御用ＣＰＵ７がクロック発振器１の発振周波数
を連続的にきめ細かく制御し、クロック発振器１のパル
スは波形発振部６における発振用ＣＰＵ３のシステムク
ロックとして発振用ＣＰＵ３を動作させて、発振用ＣＰ
Ｕ３の動作速度を連続的にきめ細かく制御して、交流波
形の出力周波数をきめ細かく制御するディジタル交流発
生器である。本発明による利点は、交流波形の出力周波
数をきめ細かく調節できる点にあり、交流波形データ部
２において交流波形を正弦波のみならず矩形波や三角波
や高調波といった歪波波形のデータを格納すれば歪波波
形の周波数をきめ細かく調節できるディジタル交流発生
器を提供できる。
【００１１】
【発明の効果】以上説明したように本発明によれば、デ
ィジタル交流発生器は周波数制御用ＣＰＵを用いてＶＣ
Ｏの発振周波数を連続的に制御するので、システムクロ
ックの１クロック分より細かく制御できるため発振用Ｃ
ＰＵの動作速度が直接制御されて、交流波形の出力周波
数が連続的にきめ細かく制御できるという効果を有す
る。
ィジタル交流発生器は周波数制御用ＣＰＵを用いてＶＣ
Ｏの発振周波数を連続的に制御するので、システムクロ
ックの１クロック分より細かく制御できるため発振用Ｃ
ＰＵの動作速度が直接制御されて、交流波形の出力周波
数が連続的にきめ細かく制御できるという効果を有す
る。
【図１】本発明のディジタル交流発生器のブロック構成
図である。
図である。
【図２】従来のディジタル交流発生器のブロック構成図
である。
である。
【図３】発振用ＣＰＵで交流波形を発生する動作フロー
を示す図である。
を示す図である。
【図４】周波数制御用ＣＰＵでクロック発振器の発振周
波数を制御する動作の基本フローを示す図である。
波数を制御する動作の基本フローを示す図である。
【図５】クロック発振器の制御と入出力の関係を示す図
である。
である。
１ クロック発振器 ２ 交流波形データ部 ３ 発振用ＣＰＵ ４ 発振用ＤＡ変換器 ５ 交流増幅器 ６ 波形発振部 ７ 周波数制御用ＣＰＵ ８ 設定データ入力部 ９ 周波数制御用ＤＡ変換器 １０ カウンタ １１ 周波数制御部 １２ 水晶振動子 ５０ 制御電圧 ５１ パルスの出力周波数
Claims (1)
- 【請求項１】発振出力周波数を連続的に変化させること
のできるクロック発振器と、 交流波形データを記憶する交流波形データ部と、 前記クロック発振器の出力をシステムクロックとして動
作し、前記交流波形データ部の出力が入力される発振用
ＣＰＵと、 前記発振用ＣＰＵの出力を変換する発振用ＤＡ変換器
と、 前記発振用ＤＡ変換器の出力を増幅する交流増幅器と、 前記クロック発振器の出力周波数を連続的に制御して前
記交流増幅器の出力端子から出力される交流波形の周波
数を連続的に制御する周波数制御部と、 を備えるディジタル交流発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31792992A JPH06152248A (ja) | 1992-11-04 | 1992-11-04 | ディジタル交流発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31792992A JPH06152248A (ja) | 1992-11-04 | 1992-11-04 | ディジタル交流発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06152248A true JPH06152248A (ja) | 1994-05-31 |
Family
ID=18093613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31792992A Pending JPH06152248A (ja) | 1992-11-04 | 1992-11-04 | ディジタル交流発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06152248A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012042556A1 (ja) * | 2010-09-28 | 2012-04-05 | 三菱電機株式会社 | Ｄ／ａ変換装置、周辺装置、及びｐｌｃ |
-
1992
- 1992-11-04 JP JP31792992A patent/JPH06152248A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012042556A1 (ja) * | 2010-09-28 | 2012-04-05 | 三菱電機株式会社 | Ｄ／ａ変換装置、周辺装置、及びｐｌｃ |
| CN103125074A (zh) * | 2010-09-28 | 2013-05-29 | 三菱电机株式会社 | D/a变换装置、外围装置及plc |
| JP5327395B2 (ja) * | 2010-09-28 | 2013-10-30 | 三菱電機株式会社 | Ｄ／ａ変換装置、周辺装置、及びｐｌｃ |
| US8963756B2 (en) | 2010-09-28 | 2015-02-24 | Mitsubishi Electric Corporation | D/A converter, peripheral device, and PLC |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU96114947A (ru) | Источник энергии с переключением режимов для линейного усилителя мостовой схемы | |
| US20200195184A1 (en) | Method for Calibrating Frequency of Driving Voltage Waveform for Linear Resonance Device and Related Device | |
| US5225889A (en) | Laser gyro dither drive | |
| KR0133471B1 (ko) | 반도체 집적 회로(Semiconductor integrated circuit) | |
| JPH06152248A (ja) | ディジタル交流発生器 | |
| JPH0622556A (ja) | Ｐｗｍパターン発生回路 | |
| EP0308511A1 (en) | Laser oscillator control circuit | |
| JP2893753B2 (ja) | パルス幅変調インバータ制御装置 | |
| JPH05145342A (ja) | 可変周波数信号発生方法 | |
| CA2152799C (en) | Laser gyro direct dither drive | |
| KR20090022662A (ko) | 컴퓨팅 디바이스의 전력 감소 장치 및 그 방법 | |
| JP2655165B2 (ja) | 同期インバータの同期方法、同期信号発生回路および同期インバータ装置 | |
| RU2138903C1 (ru) | Электропривод постоянного тока | |
| JPH07129272A (ja) | クロック速度制御回路 | |
| JP2729815B2 (ja) | デジタル温度補償発振器の消費電力低減方法 | |
| KR0168082B1 (ko) | 디지탈 펄스폭변조신호 발생장치 | |
| JPH022398B2 (ja) | ||
| SU382059A1 (ru) | Преобразователь интервалов времен-и | |
| JPH0449705Y2 (ja) | ||
| JPH0563280A (ja) | レーザ発振制御装置 | |
| JP2532072Y2 (ja) | パターン発生器 | |
| JP2674768B2 (ja) | 電力変換器のデジタル周波数制御装置 | |
| JPS62285666A (ja) | 電力変換器の制御装置 | |
| JPS6039574A (ja) | 出力レベル設定回路 | |
| SU1120298A1 (ru) | Цифровой регул тор |