JP2655165B2

JP2655165B2 - 同期インバータの同期方法、同期信号発生回路および同期インバータ装置

Info

Publication number: JP2655165B2
Application number: JP63086084A
Authority: JP
Inventors: 恵三嶋田; 彰小林; 昇小川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-04-07
Filing date: 1988-04-07
Publication date: 1997-09-17
Anticipated expiration: 2012-09-17
Also published as: JPH01259762A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、同期インバータの同期方法，同期信号発生
回路および同期インバータ装置に関する。

〔従来の技術〕

同期インバータはインバータ周波数を商用電源などの
同期対象交流に同期させて駆動するもので、従来、例え
ば特開昭59−28882号公報に示されたものが知られてい
る。

これによれば、PLL（Phase Locked Loop）回路によ
り、同期対象交流とインバータ内で発生する基準波形信
号（インバータ駆動波形）の位相差を検出し、その位相
差に基づいて基準波形信号の周波数を調整し、これによ
って同期させようとするものである。

〔発明が解決しようとする課題〕

しかし、上記従来技術によれば、PLL回路を構成する
ために、位相差を検出して電圧信号に変換する位相比較
器と、この出力電圧に比例して発振周波数が変化する電
圧制御発振器（VCO）が必要であり、回路構成が複雑に
なるという問題がある。

また、電源同期式CVCFにあっては一般に同期幅を狭く
とり、それを越えて電源周波数が変動した場合は非同期
に切替え、いわゆる自走周波数で運転する。このような
場合、上記従来技術によればVCOの発振周波数に同期幅
に応じた上限、下限周波数を設定する必要が生じる。と
ころが、一般にVCOは半導体集積回路で構成されるた
め、周囲温度の影響を受けて発振周波数が変動し、上下
限周波数を高い精度で設定することが困難であるという
問題がある。

本発明の目的は、同期回路の構成を簡単化でき、かつ
同期精度を高くすることが可能な同期インバータの同期
方法及びそれを用いた同期信号発生回路並びに同期イン
バータ装置を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明の同期インバータの
同期方法は、インバータ素子を駆動する基準波形パター
ンの所定周期ごとに可変時間幅の同期調整帯を設定し、
該同期調整帯の時間幅を調整してインバータ出力を同期
対象交流に同期させることにある。

また、本発明に係る同期信号発生回路は、インバータ
素子を駆動する基準波形パターンの所定周期分に対応す
る単位波形パターンを発生する手段を有し、与えられる
リセット信号に応動して該単位波形パターンに一定時間
幅の同期調整パターンを付加して出力する基準波形パタ
ーン発生手段と、同期対象交流の位相変化を検出し、前記基準波形パタ
ーン発生手段から出力される前記同期調整パターンの基
準位相に対応する交流位相を検出したタイミングに同期
信号を出力する同期検出手段と、該同期信号の出力タイミングが前記同期調整パターン
の出力中であるか否かを判断し、肯定判断のときは当該
出力タイミングに同期させて、一方否定判断のときは前
記同期調整パターンの出力終了タイミングに同期させ
て、前記基準波形パターン発生手段にリセット信号を出
力する同期調整手段と、を含んでなるものである。

〔作用〕

このような構成を有する本発明によれば、次の作用に
より前記目的が達成される。

すなわち、本発明方法によれば、同期調整帯（例えば
周波数の±１％程度）の時間幅を調整することのみで、
インバータの出力波形を同期対象の交流波形と同期させ
ることが可能となる。したがって、基準波形パターンそ
のものの波形（周波数）を何ら調整する必要がないの
で、回路構成を簡単化できるとともに、同期精度が向上
する。

上記時間幅調整の方法としては、例えば同期対象交流
の周期を検出し、基準波形パターンの周期との差に応じ
て調整することにより実現できる。

また、同期調整帯の基準位相に対応する同期対象交流
の位相を検出し、その検出タイミングが同期調整帯に含
まれているとき、残りの同期調整帯を零にすることによ
っても実現できる。

なお、上記いずれの方法にあっても、基準波パターン
の波形は同期対象の交流の波形に対し、同期調整帯の波
形パターンによる影響を受けるため、若干異なったもの
となる。しかし、一般に同期調整に係る周波数偏差は±
１％以下であるから、殆ど問題とならない。

一方、本発明回路によれば、まず基準波形パターン発
生手段から、リセット信号に応動して順次単位波形パタ
ーン（例えば1/2サイクル単位）に同期調整パターンが
付加されてなる基準波形パターンが連続して出力され
る。そして、本発明の同期インバータ装置によれば、こ
れに基づいて例えばPWM制御によりインバータ素子が駆
動され、基準波形パターンに基づいたインバータ出力が
得られる。リセット信号が同期調整パターン出力中に入
力された場合は、直ちに次の単位波形パターン出力に切
換えられ、同期対象の交流に同期した基準波形パターン
が出力される。これにより、インバータ出力は、同期対
象の交流に同期したものとなる。なお、同期対象交流の
周期（周波数）が大幅に変動した場合は、一定時間幅の
同期調整パターンが付加された基本波パターンに基づく
自走周波数により、非同期の運転となる。単位波形パタ
ーンは1/2サイクルに限らず、１サイクル、１^１／_２サ
イクル等を選択できる。また、同期調整パターンの時間
幅は同期対象交流の周波数変動幅に応じて設定する。一
般には±１％程度以下である。

〔実施例〕

以下、本発明を実施例に基づいて説明する。

第１図に本発明を適用してなる一実施例装置のブロッ
ク構成図を示す。図において、水晶発振器１とカウンタ
２とカウンタ３とメモリ（ROM）４により基準波形パタ
ーン発生手段５が形成されている。

零点検出器８は同期検出手段としての機能を有するも
のであり、入力される同期対象交流の零点すなわち正か
ら負又は負から正に変化するタイミングを検出して、そ
れぞれ同期信号b₀，b₁を出力するようになっている。

同期調整手段９はインバータ10,アンドゲート11,12,1
4,オアゲート13から形成されている。アンドゲート11に
はカウンタ３の出力信号a₇と同期信号b₀が入力されてい
る。アンドゲート12にはインバータ10により反転された
カウンタ３の出力信号a₇と同期信号b₁が入力されてい
る。これらのアンドゲート11と12の出力はオアゲート13
を介してアンドゲート14に入力されている。このアンド
ゲート14の他の入力端にはカウンタ２から、基準波形パ
ターンの出力状態が同期調整帯であることを示す信号Ａ
が入力されている。この信号Ａについては後で詳しく述
べる。

これらの基準波形パターン発生手段５、零点検出器
８、同期調整手段９により同期信号発生回路が形成され
ている。そして、これから出力される基準波形パターン
信号は、D/A変換器６にてアナログ波形信号に変換され
た後、PWMインバータ７に与えられる。PWMインバータ７
は周知の構成のものが適用されており、基準波形パター
ンに基づいてインバータ素子をPWM制御により駆動する
ようになっている。

次に、主要部である基準波形パターン発生手段５につ
いて動作とともに説明する。

水晶発振器１は常に安定した一定周波数のパルスをク
ロックパルスとして発生する。カウンタ２はクロックパ
ルスを計数する例えば128進カウンタが用いられ、カウ
ンタ３はカウンタ２の最上位ビット信号a₆をクロックと
する２進カウンタであり、これらのカウンタの出力ビッ
ト信号a₀〜a₇により０〜255までクロックパルスをカウ
ントする。

ROM4内には第２図に示す基準波形パターンに係るデー
タが予め格納されている。図示のように基準波形パター
ン15は正弦波形の1/2サイクルを単位波形パターンと
し、これに一定時間幅（クロック数にしてｎ個）の同期
調整帯（パターン）16を付加したパターンに設定されて
いる。そして、正負の各1/2サイクルの位相をそれぞれ1
28に分割して０〜127と128〜255のアドレスを設定し、
０〜（127−ｎ）に対応して正の半波波形データを格納
し、（127−ｎ）〜127までは“0"の同期調整パターン16
を格納し、次の128〜（255−ｎ）に対応して負の半波波
形データを格納し、（255−ｎ）〜255に対しては正と同
様に“0"を格納した内容となっている。

信号Ａは第２図に示すように、基準波形パターン15の
同期調整パターン16に同期して“H"レベルとなる信号と
なっている。すなわち、カウンタ２の内容が（127−
ｎ）〜127の間と（255−ｎ）〜255の間にあるとき“H"
となる。

また、カウンタ３は２進カウンタであるから、カウン
タ２の最上位ビット信号a₆が２回変化するたびに出力の
内容が“H"又は“L"に交互に変化する。したがって、カ
ウンタ２がリセットされるたびに“H"又は“L"に変化す
ることになり、結果として正又は負の半周期を示す信号
となる。ここでカウンタ２のリセットはアンドゲート14
から同期信号に基づいたリセット信号Ｂが出力されたと
き、およびカウンタ２がフルカウントに達したときに自
動的にリセットされる。この後者のリセットは周期調整
パターン16が終了したタイミングに同期させて出力され
るリセット信号とみなすことができ、同期調整手段９の
一部を構成するものである。

零点検出器８は第３図のように構成されている。コン
パレータ20は同期対象交流v₁が正のとき“H",負のとき
“L"の出力信号v_cを出力する。インバータ21と抵抗22と
コンデンサ23とアンドゲート24からなる回路により、v_c
の立ち下がり、すなわち正から負に変る零点を検出し、
パルス状の同期信号b₀を出力する。同様にインバータ25
と抵抗26とコンデンサ27とアンドゲート24からなる回路
により、v_cの立上りを検出し、すなわち負から正に変わ
る零点を検出し、パルス状の同期信号b₁を出力する。こ
れらの信号波形のタイムチャートを第４図に示す。

ここで、同期調整に係る動作を第５図を用いて説明す
る。カウンタ２にリセット信号Ｂが入力されなければ、
D/A変換器６の出力は、ROM4内のデータがそのまま出力
されるため図示破線のような波形となる。一方、同期対
象交流v₁の正から負に変化するときのパルス信号b₀が、
信号Ａが“H"の時に入力されると、カウンタ２は時刻t₁
でリセットされる。これによりカウンタ２と３の内容は
t₁から128からカウントを開始する。つまりt₁から負の
半波がスタートする。同様に、時刻t₂で、再びb₁により
カウンタ２がリセットされる。このようにして、同期対
象交流v₁に同期した正弦波状の波形が得られる。

ここで同期対象交流v₁がある周波数を中心としてその
変動幅が１％程度の小さいものであれば、同期調整パタ
ーンの時間幅は全体の±１％程度でよく、例えば同期調
整パターンの中心位相を基準として±１％の幅に設定す
る。これにより、同期対象交流に同期される状態におい
ては、上記±１％程度の同期調整帯の範囲内で周期が伸
縮することになる。また、調整幅が全体に対してわずか
であるから、インバータ出力波形はほぼ正弦波となる。

一方、v₁の入力が無い場合、または、同期調整パター
ン16を外れた周波数の同期対象交流が入力された場合、
カウンタ２はリセットされない。したがって、第５図の
D/A出力の破線で示した波形がPWMの基準波形パターンと
なる。

上述したように、本実施例によれば、まず発振周波数
の安定した精度の高い水晶発振器１に基づいたクロック
信号により、ROM4内の波形データを読み出して基準波形
パターンを発生するようにしていることから、周波数の
精度が極めて高い。

また、基準波形パターンの1/2サイクルごとに設定し
た同期調整帯を伸縮調整して同期をとるようにしている
ことから、周波数の同期精度および同期範囲の精度が高
く、かつ、回路構成が極めて簡単である。

また、非同期時にあっても上述したと同様の理由か
ら、高い精度の自走周波数が得られる。

なお、上記実施例では1/2サイクルの単位波形パター
ンごとに同期調整帯を設けたものについて示したが、第
６図の（ａ）のように１サイクルに１回、あるいは
（ｂ）のように1.5サイクルに１回、さらには、それ以
上のサイクルに１回とすることができる。

また、上記実施例では、同期調整パターン16の波形を
“0"にしたものについて示したが、第７図（ａ）のよう
に正弦波の終端部分、あるいは（ｂ）のように終端部分
を任意に変形させた近似波形、さらには、（ｃ）のよう
に正弦波の任意の部分の波形とすることもできる。

また、正弦波出力のインバータに拘らず、第８図
（ａ）のように三角波出力、（ｂ）のように方形波出力
等、任意波形のものにも適用できる。

また、上記実施例では、１サイクル分の波形パターン
データをROM4内に格納した例について示したが、正に対
応する1/2サイクル分のデータのみを格納しておき、カ
ウンタ３の出力に基づいてROM4内のデータを反転して用
いることも可能である。

〔発明の効果〕

以上説明したように、本発明方法によれば、同期調整
帯の時間幅を調整して同期をとるようにしていることか
ら、基準波形パターンそのものの波形を何ら調整する必
要がないため、電圧制御発振器（VCO）が不要となり、
回路構成を極めて簡単化できるとともに、同期精度を向
上させることが可能である。

また、本発明に係る同期信号発生回路並びに同期イン
バータ装置によれば、上記方法を実現できる他、基準波
形パターン発生手段と同期調整手段の構成が、水晶発振
器、カウンタ、メモリ、D/A変換器、零点検出器、ロジ
ック回路などからなる簡単な構成のものとすることがで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック構成図、第２図は
基準波形パターンと信号Ａとを示す図、第３図は零点検
出器の詳細構成図、第４図は零点検出器の動作波形図、
第５図は第１図実施例の全体の動作を説明するタイムチ
ャート、第６図〜第８図はそれぞれ基準波形パターンと
同期調整パターンの設定法の変形例を示す図である。１…水晶発振器、2,3…カウンタ、４…メモリ（ROM）、
５…基準波形パターン発生手段、６…D/A変換器、８…
零点検出器、９…同期調整手段、15…基準波形パター
ン、16…同期調整パターン。

Claims

(57)【特許請求の範囲】

【請求項１】インバータ素子を駆動する基準波形パター
ンの所定周期ごとに可変時間幅の同期調整帯を設定し、
該同期調整帯の時間幅を調整してインバータ出力を同期
対象交流に同期させる同期インバータの同期方法。
【請求項２】前記同期調整帯の時間幅調整は、前記同期
対象交流の周期を検出し、該検出周期と前記基準波形パ
ターンの周期との差に基づいて伸縮するものとした請求
項１記載の同期インバータの同期方法。
【請求項３】前記同期調整帯の時間幅調整は、該調整帯
の基準位相に対応する前記同期対象交流の位相を検出
し、該検出タイミングが当該調整帯に含まれているとき
は当該調整帯の残り時間を零にすることによるものとし
た請求項１記載の同期インバータの同期方法。
【請求項４】インバータ素子を駆動する基準波形パター
ンの所定周期分に対応する単位波形パターンを発生する
手段を有し、与えられるリセット信号に応動して該単位
波形パターンに一定時間幅の同期調整パターンを付加し
て出力する基準波形パターン発生手段と、同期対象交流の位相変化を検出し、前記基準波形パター
ン発生手段から出力される前記同期調整パターンの基準
位相に対応する交流位相を検出したタイミングに同期信
号を出力する同期検出手段と、該同期信号の出力タイミングが前記同期調整パターンの
出力中であるか否かを判断し、肯定判断のときは当該出
力タイミングに同期させて、一方否定判断のときは前記
同期調整パターンの出力終了タイミングに同期させて、
前記基準波形パターン発生手段にリセット信号を出力す
る同期調整手段と、を含んでなる同期インバータの同期信号発生回路。
【請求項５】前記基準波形パターン発生手段は、クロッ
クパルス発生手段から出力されるクロックパルスをカウ
ントするカウンタと、前記単位波形パターンと同期調整
パターンのデータが時間軸をアドレスとして記憶されて
なるメモリとを有し、前記カウンタの内容に対応するア
ドレスのパターンデータを読出して出力するものとさ
れ、前記カウンタは前記同期調整パターンの出力終了に
同期して出力されるリセット信号と、前記同期調整手段
から出力されるリセット信号によりリセットされるもの
とした請求項４記載の同期信号発生回路。
【請求項６】請求項４又は５記載の同期信号発生回路を
用いてなる同期インバータ装置。