JP2530874Y2

JP2530874Y2 - スタータブルオシレータ回路

Info

Publication number: JP2530874Y2
Application number: JP10140990U
Authority: JP
Inventors: 宏則沖田; 哲朗尾川
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1990-09-27
Filing date: 1990-09-27
Publication date: 1997-04-02
Anticipated expiration: 2005-09-27
Also published as: JPH0459634U

Description

【考案の詳細な説明】（産業上の利用分野）本考案はオシロスコープの時間軸用の鋸歯状波の中、
周期の短いファストランプ波形を発生させるスタータブ
ルオシレータ回路の改善に関する。

（従来の技術）スタータブルオシレータは制御信号により希望する時
刻に発振が始まる発振器である。このスタータブルオシ
レータにより、周期の短いファストランプを発生させる
従来の回路を第３図に示す。図において、１はトリガが
入力されると、その時点から連続パルスを発振するスタ
ータブルオシレータである。この出力の連続パルスは、
カウンタ２で予め定めた回数のｎ回カウントすることに
より、発振パルスの周期のｎ倍だけ遅延させて、その遅
延パルスにより、ファストランプ発生器３を励起して、
短周期の鋸歯状波であるファストランプを発振させてい
る。

（考案が解決しようとする課題）第４図にトリガ入力により励起されるスタータブルオ
シレータ１の出力波形を示す。図において、（イ）はス
タータブルオシレータ１を発振させるためのトリガの波
形である。（ロ）は（イ）のトリガによりスタータブル
オシレータ１が発振して出力する周期がt₂の理想波形ａ
である。ところが、実際には（ハ）に示す波形ｂのよう
に１番目のパルスが理想波形ａより早くに始まり、その
パルス幅が長くなって、１番目のパルスの周期t₁が２番
目以降のパルスの周期t₂よりΔＴだけ長くなってしま
う。この原因の１つを第５図により説明する。図におい
て、４はこのレベルを超える波形のみを出力するための
比較器の基準電圧である。（イ）はスイッチを入れた瞬
間に起る電源電圧の変動による振動波形である。（ロ）
はスタータブルオシレータ１の発振波形、（ハ）は
（ロ）の発振波形の比較器の基準電圧４を超える出力部
分を整形した正常なスタータブルオシレータ１の出力波
形である。（ニ）は（イ）の電圧変動波形が（ロ）の発
振波形に重畳した波形、（ホ）は（ニ）の波形を比較器
の基準電圧４との比較により、基準電圧を超える電圧の
波形を整形して出力する波形である。（ハ）と（ホ）を
比較すると、電源電圧の変動のために、（ホ）の実際の
波形の１番目のパルスは（ハ）の理想波形に比べて、そ
の発振開始時期がΔＴだけ早くなっていて、従ってその
パルス幅も広くなっている。２番目以降のパルスの発振
時期に変化はないので、１番目のパルスの周期t₁は２番
目以降のパルスの周期t₂よりも大きくなってしまい、t₁
＝t₂＋Δｔとなる。

このように１番目のパルスの周期t₁が以降のパルスの
周期t₂より長くなると、次のような不都合を生ずる。第
６図は、或る測定を行う場合に、ファストランプ波形の
鋸歯状波により時間軸を作る場合の説明図である。図に
おいて、（イ）は被測定信号の波形でａ点とｂ点は測定
しようとするデータの始点と終点を示し、この間に20の
点のデータを取るものとする。（ロ）はスタータブルオ
シレータ１の出力波形で、１番目のパルスの周期をt₁、
２番目のパルスの周期をt₂とする。スタータブルオシレ
ータ１の出力波形の周期はファストランプの周期と略同
じ長さに設定される。（ハ）は求めるファストランプの
波形である。ここで、（イ）の被測定信号のａ点からｂ
点までを測定しようとすると、ファストランプ波形の周
期では測定しきれないので、ファストランプ波形の２周
期分の測定結果を継ぎ足して用いることになる。第６図
に示すようにt₁とt₂が等しい理想的なスタータブルオシ
レータ１の出力波形によって（ハ）のファストランプ波
形を作ると、正しい鋸歯状波が作られて測定点はすべて
ファストランプ波形上に存在する。ところが、第４図、
第５図に示す従来の回路による出力波形のようにt₁がt₂
より長くなってしまうと、第７図に示すような不具合が
発生する。図において、（イ）は被測定信号の波形の
図、（ロ）は１番目のパルスが、正常な理想形の場合よ
り早く立ち上ったスタータブルオシレータ１の出力波形
の図、（ハ）は（ロ）の波形に基づいて作られたファス
トランプ発生器３の出力のファストランプ波形である。
スタータブルオシレータ１の出力信号の周期が、第１パ
ルスと第２パルスにおいてΔＴの差があると、測定デー
タの継ぎ目が（ハ）に示すように合わなくなって、時間
ΔＴ分のデータが抜けてしまう。即ち、図では＃9,＃10
のデータが表示されない。従って、スタータブルオシレ
ータ１の周期が設定周期と異なるのは好ましくない。

本考案は上記の点に鑑みてなされたもので、その目的
は、パルス幅がすべて均一なパルスを出力するスタータ
ブルオシレータ回路を実現することにある。

（課題を解決するための手段）前記課題を解決する本考案は、オシロスコープの時間
軸形成用のファストランプ波発生のためのパルス列を発
生するスタータブルオシレータ回路であって、トリガ入力時点より連続的にパルスを発生するスター
タブルオシレータと、 HIGHレベル信号をＤ入力として受けると共に前記スタ
ータブルオシレータの出力信号をクロックとして受ける
第１のＤ型ラッチと、この第１のＤ型ラッチの正出力端子の信号をＤ入力と
して受けると共に前記スタータブルオシレータの出力と
は逆位相の信号をクロックとして受ける第２のＤ型ラッ
チと、この第２のＤ型ラッチの正出力端子の信号と前記スタ
ータブルオシレータの出力信号が入力されるアンドゲー
トを具備し、トリガ入力後前記アンドゲートより均一パル
ス幅のパルスが繰り返し出力されるように構成したこと
を特徴とする。

（作用）第１のＤ型ラッチに従来のスタータブルオシレータの
出力信号をクロック信号として入力して、入力端子のHI
GHレベル信号（以下単にＨ信号またはＨまたはＨレベル
という）を前記クロック入力により出力させ、その出力
信号を第２のＤ型ラッチの入力端子に入力して、従来の
スタータブルオシレータの出力とは逆位相の信号をクロ
ック信号として入力し、その出力信号と従来のスタータ
ブルオシレータの出力信号との論理積を求めて１番目の
パルスを除去し、各パルスの周期の等しい出力信号を得
る。

（実施例）以下、図面を参照して本考案の実施例を詳細に説明す
る。

第１図は本考案の一実施例のスタータブルオシレータ
回路の要部を示すブロック図である。図において、11は
入力端子D₁にＨ信号が入力され、スタータブルオシレー
タ１の正出力端子Ｑからの出力信号がクロック端子に入
力されている第１のＤ型ラッチ（以下Ｄ型ラッチＡとい
う）、12はＤ型ラッチA11の出力端子Q₁の出力が入力端
子D₂に入力され、スタータブルオシレータ１の補出力端
子からの反転出力信号がクロック端子に入力されてい
る第２のＤ型ラッチ（以下Ｄ型ラッチＢという）であ
る。13はＤ型ラッチB12の出力端子Q₂の出力信号が１端
子に入力され、他端子にスタータブルオシレータ１の出
力信号が入力されているアンドゲートである。

次に上記のように構成された実施例の動作を、第２図
のタイムチャートを参照して説明する。第２図におい
て、（イ）はスタータブルオシレータ１の正出力端子Ｑ
からの出力信号で、１番目のパルスを含む周期はt₁で、
２番目以降のパルスの周期t₂よりも大きい。（ロ）はス
タータブルオシレータ１の補出力端子からの反転出力
信号で、（イ）の波形とは逆位相になっている。（ハ）
はＤ型ラッチA11の出力端子Q₁の出力信号、（ニ）はＤ
型ラッチB12の出力端子Q₂の出力信号、（ホ）はアンド
ゲート13の出力信号で求める信号である。次に回路の動
作を説明する。始めにＤ型ラッチA11,B12は共にリセッ
トしておく。Ｄ型ラッチA11の入力端子D₁にはＨ信号が
入力される。第２図（イ）のスタータブルオシレータ１
の出力信号がクロック端子に入力されると、１番目のパ
ルスの前縁でＤ型ラッチA11の出力端子Q₁がＨになる
（第２図（ハ））。前記のＤ型ラッチA11の出力端子Q₁
からのＨレベルの信号がＤ型ラッチB12の入力端子D₂に
入力され、第２図（ロ）に示すスタータブルオシレータ
１の反転出力がＤ型ラッチB12のクロック端子に入力さ
れると、そのパルスの前縁のＨで出力端子Q₂はＨにな
る。この出力波形は第２図（ニ）に示す通りである。ア
ンドゲート13ではＤ型ラッチB12の出力端子Q₂がＨにな
ると、アンドゲート13はイネーブルになってスタータブ
ルオシレータ１の出力信号がそのまま出力される。スタ
ータブルオシレータ１の１番目のパルス出力時には、Ｄ
型ラッチB12の出力端子Q₂の出力は、第２図（ニ）に示
すようにLOWレベルなので、アンドゲート13はディスエ
ーブルになっており、スタータブルオシレータ１の出力
信号の１番目のパルスは出力されない。

Ｄ型ラッチA11、Ｄ型ラッチB12の出力端子Q₁，Q₂はリ
セット信号がそれぞれのリセット端子に入力されると０
にリセットされる。

以上説明したように本実施例に示す出力回路を設けた
スタータブルオシレータによれば、従来のスタータブル
オシレータの出力波形の立ち上り時の不安定な１番目の
パルスを消去して、パルス幅の等しい正常なパルスのみ
を取り出して利用することができるようになる。

尚、本考案は上記実施例に限定されるものではなく、
例えば、スタータブルオシレータ１からの出力信号はフ
リップフロップの正出力端子Ｑと補出力端子とから出
力されるものとしているが、正出力端子Ｑのみの場合は
インバータを通してＤ型ラッチＢのクロック端子に加え
るようにしてもよい。

（考案の効果）以上詳細に説明したように本考案によれば、パルス幅
がすべて均一なパルスを出力するスタータブルオシレー
タを得ることができ、実用上の効果は大きい。

【図面の簡単な説明】

第１図は本考案の一実施例のスタータブルオシレータ回
路の要部を示すブロック図、第２図は第１図の回路の動作のタイムチャート、第３図は従来のファストランプ発生回路の図、第４図は第３図のスタータブルオシレータ出力波形の説
明図、第５図はスタータブルオシレータの出力波形の発生原因
の説明図、第６図は正常なスタータブルオシレータの出力波形から
得られる測定の説明図、第７図は１番目のパルス幅の大きなスタータブルオシレ
ータの出力波形から得られる測定の説明図である。１…スタータブルオシレータ２…カウンタ３…ファストランプ発生器 11…Ｄ型ラッチＡ、12…Ｄ型ラッチＢ 13…アンドゲート

Claims

(57)【実用新案登録請求の範囲】

【請求項１】オシロスコープの時間軸形成用のファスト
ランプ波発生のためのパルス列を発生するスタータブル
オシレータ回路であって、トリガ入力時点より連続的にパルスを発生するスタータ
ブルオシレータと、 HIGHレベル信号をＤ入力として受けると共に前記スター
タブルオシレータの出力信号をクロックとして受ける第
１のＤ型ラッチと、この第１のＤ型ラッチの正出力端子の信号をＤ入力とし
て受けると共に前記スタータブルオシレータの出力とは
逆位相の信号をクロックとして受ける第２のＤ型ラッチ
と、この第２のＤ型ラッチの正出力端子の信号と前記スター
タブルオシレータの出力信号が入力されるアンドゲートを具備し、トリガ入力後前記アンドゲートより均一パル
ス幅のパルスが繰り返し出力されるように構成したこと
を特徴とするスタータブルオシレータ回路。