JP2570813Y2 - ステップモータ駆動回路 - Google Patents
ステップモータ駆動回路Info
- Publication number
- JP2570813Y2 JP2570813Y2 JP1991043618U JP4361891U JP2570813Y2 JP 2570813 Y2 JP2570813 Y2 JP 2570813Y2 JP 1991043618 U JP1991043618 U JP 1991043618U JP 4361891 U JP4361891 U JP 4361891U JP 2570813 Y2 JP2570813 Y2 JP 2570813Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- flip
- output
- flop circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electric Clocks (AREA)
- Control Of Position Or Direction (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Control Of Stepping Motors (AREA)
Description
【０００１】
【産業上の利用分野】本考案はステップモータ駆動回路
に関し、特に電子時計に対して適用されるステップモー
タ駆動回路に関する。
に関し、特に電子時計に対して適用されるステップモー
タ駆動回路に関する。
【０００２】
【従来の技術】従来の、この種のステップモータ駆動回
路は、図３に示されるように、所定の発振信号１１１を
分周する分周回路５と、この分周回路５の出力信号１１
２により駆動されるバイナリ・フリップフロップ回路６
と、ＮＯＲ回路７−１、７−２および遅延素子７−３、
７−４を含み、バイナリ・フリップフロップ回路６の出
力信号１１３および１１４により駆動されて、一対のモ
ータ駆動パルス信号１１７および１１８を出力するパル
ス幅調整回路７とを備えて構成される。
路は、図３に示されるように、所定の発振信号１１１を
分周する分周回路５と、この分周回路５の出力信号１１
２により駆動されるバイナリ・フリップフロップ回路６
と、ＮＯＲ回路７−１、７−２および遅延素子７−３、
７−４を含み、バイナリ・フリップフロップ回路６の出
力信号１１３および１１４により駆動されて、一対のモ
ータ駆動パルス信号１１７および１１８を出力するパル
ス幅調整回路７とを備えて構成される。
【０００３】図３において、発振信号１１１は、分周回
路５においてｎ分周（ｎは正整数）されて、その出力信
号１１２はバイナリ・フリップフロップ回路６のクロッ
ク端子に入力される。バイナリ・フロップフリップ回路
６の出力信号１１３および１１４は、それぞれパルス幅
調整回路７に含まれるＮＯＲ回路７−１および遅延素子
７−４と、ＮＯＲ回路７−２および遅延素子７−３に入
力される。
路５においてｎ分周（ｎは正整数）されて、その出力信
号１１２はバイナリ・フリップフロップ回路６のクロッ
ク端子に入力される。バイナリ・フロップフリップ回路
６の出力信号１１３および１１４は、それぞれパルス幅
調整回路７に含まれるＮＯＲ回路７−１および遅延素子
７−４と、ＮＯＲ回路７−２および遅延素子７−３に入
力される。
【０００４】図４（ａ）、（ｂ）、（ｃ）、（ｄ）およ
び（ｅ）には、従来例の動作に対応する各信号のタイミ
ングチャートが示されているが、分周回路５の出力信号
１１２の入力に対応して、バイナリ・フリップフロップ
回路６の出力信号１１３はＮＯＲ回路７−１の一方の入
力端子に入力される（図４（ｂ）参照）。また、同時
に、バイナリ・フリップフロップ回路６の出力信号１１
４は、遅延素子７−３により一定時間（τ）遅れにて信
号１１５として出力され、同じくＮＯＲ回路７−１の他
方の入力端子に入力される（図４（ｃ）参照）。従っ
て、ＮＯＲ回路７−１からは、図４（ｄ）に示されるモ
ータ駆動パルス信号１１７が出力される。
び（ｅ）には、従来例の動作に対応する各信号のタイミ
ングチャートが示されているが、分周回路５の出力信号
１１２の入力に対応して、バイナリ・フリップフロップ
回路６の出力信号１１３はＮＯＲ回路７−１の一方の入
力端子に入力される（図４（ｂ）参照）。また、同時
に、バイナリ・フリップフロップ回路６の出力信号１１
４は、遅延素子７−３により一定時間（τ）遅れにて信
号１１５として出力され、同じくＮＯＲ回路７−１の他
方の入力端子に入力される（図４（ｃ）参照）。従っ
て、ＮＯＲ回路７−１からは、図４（ｄ）に示されるモ
ータ駆動パルス信号１１７が出力される。
【０００５】同様に、分周回路５の出力信号１１２の入
力に対応して、バイナリ・フリップフロップ回路６の出
力信号１１４はＮＯＲ回路７−２の一方の入力端子に入
力され、同時に、バイナリ・フリップフロップ回路６の
出力信号１１３は、遅延素子７−４により一定時間
（τ）遅れにて信号１１６として出力されて、同じくＮ
ＯＲ回路７−２の他方の入力端子に入力される。従っ
て、ＮＯＲ回路７−２からは、図４（ｅ）に示されるモ
ータ駆動パルス信号１１８が出力される。
力に対応して、バイナリ・フリップフロップ回路６の出
力信号１１４はＮＯＲ回路７−２の一方の入力端子に入
力され、同時に、バイナリ・フリップフロップ回路６の
出力信号１１３は、遅延素子７−４により一定時間
（τ）遅れにて信号１１６として出力されて、同じくＮ
ＯＲ回路７−２の他方の入力端子に入力される。従っ
て、ＮＯＲ回路７−２からは、図４（ｅ）に示されるモ
ータ駆動パルス信号１１８が出力される。
【０００６】即ち、バイナリ・フリップフロップ回路６
の出力信号１１３および１１４が、相互に反転して出力
されるために、モータ駆動用パルス信号１１７および１
１８は、相互に１８０度の位相差において出力され、そ
のパルス幅は、パルス幅調整回路７に含まれる遅延素子
の遅延時間により設定される。
の出力信号１１３および１１４が、相互に反転して出力
されるために、モータ駆動用パルス信号１１７および１
１８は、相互に１８０度の位相差において出力され、そ
のパルス幅は、パルス幅調整回路７に含まれる遅延素子
の遅延時間により設定される。
【０００７】
【考案が解決しようとする課題】上述した従来のステッ
プモータ駆動回路においては、パルス幅調整回路に含ま
れる遅延素子の遅延時間のバラツキにより、モータ駆動
用パルス信号のパルス幅が一定せず、パルス幅が狭くな
るような場合には、ステップモータを駆動することが不
可能となるという欠点がある。
プモータ駆動回路においては、パルス幅調整回路に含ま
れる遅延素子の遅延時間のバラツキにより、モータ駆動
用パルス信号のパルス幅が一定せず、パルス幅が狭くな
るような場合には、ステップモータを駆動することが不
可能となるという欠点がある。
【０００８】
【課題を解決するための手段】本考案のステップモータ
駆動回路は、入力信号を受け第１及び第２の分周信号を
発生する分周回路と、前記第１及び第２の分周信号を受
け前記第２の分周信号に同期して前記第１の分周信号を
取り込み出力する第１のフリップフロップ回路と、前記
第２の分周信号と前記第１のフリップフロップ回路の出
力を受け前記第２の分周信号に同期して前記第１のフリ
ップフロップ回路の出力を取り込み出力する第２のフリ
ップフロップ回路と、前記第１のフリップフロップ回路
の出力及び前記第２のフリップフロップ回路の出力を受
けこれら出力に基づき一対の位相の異なるパルス信号を
生成するパルス発生回路とを有することを特徴としてい
る。
駆動回路は、入力信号を受け第１及び第２の分周信号を
発生する分周回路と、前記第１及び第２の分周信号を受
け前記第２の分周信号に同期して前記第１の分周信号を
取り込み出力する第１のフリップフロップ回路と、前記
第２の分周信号と前記第１のフリップフロップ回路の出
力を受け前記第２の分周信号に同期して前記第１のフリ
ップフロップ回路の出力を取り込み出力する第２のフリ
ップフロップ回路と、前記第１のフリップフロップ回路
の出力及び前記第２のフリップフロップ回路の出力を受
けこれら出力に基づき一対の位相の異なるパルス信号を
生成するパルス発生回路とを有することを特徴としてい
る。
【０００９】
【実施例】次に、本考案について図面を参照して説明す
る。
る。
【００１０】図１は本考案の一実施例を示すブロック図
である。図１に示されるように、本実施例は、所定の発
振信号１０１を分周する分周回路１と、この分周回路１
の出力信号１０３により駆動されるバイナリ・フロップ
フロップ回路２と、データ・フリップフロップ回路３−
１および３−２を含み、分周回路１のもう一つの分周信
号１０２と、バイナリ・フリップフロップ回路２の出力
信号１０４により駆動されて、それぞれ一対の信号１０
５、１０８と、１０６、１０７とを出力するパルス幅調
整回路３と、ＮＯＲ回路４−１および４−２を含み、パ
ルス幅調整回路３の出力信号を受けて、一対のモータ駆
動パルス信号１０９および１１０を出力するパルス発生
回路４とを備えて構成される。
である。図１に示されるように、本実施例は、所定の発
振信号１０１を分周する分周回路１と、この分周回路１
の出力信号１０３により駆動されるバイナリ・フロップ
フロップ回路２と、データ・フリップフロップ回路３−
１および３−２を含み、分周回路１のもう一つの分周信
号１０２と、バイナリ・フリップフロップ回路２の出力
信号１０４により駆動されて、それぞれ一対の信号１０
５、１０８と、１０６、１０７とを出力するパルス幅調
整回路３と、ＮＯＲ回路４−１および４−２を含み、パ
ルス幅調整回路３の出力信号を受けて、一対のモータ駆
動パルス信号１０９および１１０を出力するパルス発生
回路４とを備えて構成される。
【００１１】図１において、発振信号１０１は、分周回
路１においてｍ分周（ｍは正整数）されて、その出力信
号１０２はデータ・フリップフロップ回路３−１および
３−２のクロック端子に入力される。また、分周回路１
においてｎ分周された出力信号１０３は、バイナリ・フ
リップフロップ回路２のクロック端子に入力される。こ
のバイナリ・フリップフロップ回路２の出力信号１０４
は、データ・フリップフロップ回路３−１のデータ端子
に入力され、データ・フリップフロップ回路３−１にお
いては、信号１０２と１０４の入力を受けて一対の信号
１０５および１０６が出力される。信号１０５は、デー
タ・フリップフロップ回路３−２のデータ端子とＮＯＲ
回路４−１の一方の入力端子に入力され、また、信号１
０６は、ＮＯＲ回路４−２の一方の入力端子に入力され
る。データ・フリップフロップ回路３−２においては、
信号１０２および１０５の入力を受けて、一対の信号１
０７および１０８が出力され、それぞれ、ＮＯＲ回路４
−２および４−１のもう一方の入力端子に入力される。
路１においてｍ分周（ｍは正整数）されて、その出力信
号１０２はデータ・フリップフロップ回路３−１および
３−２のクロック端子に入力される。また、分周回路１
においてｎ分周された出力信号１０３は、バイナリ・フ
リップフロップ回路２のクロック端子に入力される。こ
のバイナリ・フリップフロップ回路２の出力信号１０４
は、データ・フリップフロップ回路３−１のデータ端子
に入力され、データ・フリップフロップ回路３−１にお
いては、信号１０２と１０４の入力を受けて一対の信号
１０５および１０６が出力される。信号１０５は、デー
タ・フリップフロップ回路３−２のデータ端子とＮＯＲ
回路４−１の一方の入力端子に入力され、また、信号１
０６は、ＮＯＲ回路４−２の一方の入力端子に入力され
る。データ・フリップフロップ回路３−２においては、
信号１０２および１０５の入力を受けて、一対の信号１
０７および１０８が出力され、それぞれ、ＮＯＲ回路４
−２および４−１のもう一方の入力端子に入力される。
【００１２】図２（ａ）、（ｂ）、（ｃ）、（ｄ）、
（ｅ）、（ｆ）および（ｇ）には、本実施例の動作に対
応する各信号のタイミングチャートが示されているが、
分周回路１の出力信号１０３は、バイナリ・フリップフ
ロップ回路２において２分周され、信号１０４として出
力されてデータ・フリップフロップ回路３−１のデータ
端子に入力される。データ・フリップフロップ回路３−
１においては、クロック端子に入力される信号１０２に
同期して、信号１０４と同一周波数の信号１０５と、こ
の反転信号１０６が出力される。そして、データ・フリ
ップフロップ回路３−２においては、データ端子に入力
される信号１０５とクロック端子に入力される信号１０
２を受けて、信号１０２に同期し、且つ、信号１０５よ
りも信号１０２の周期の１周期分遅延した信号１０７
と、この反転信号１０８がが出力される。これらの信号
１０５、１０８と、信号１０６、１０７は、前述のよう
に、それぞれＮＯＲ回路４−１および４−２に入力され
るが、これらのＮＯＲ回路４−１および４−２からは、
図２（ｆ）および（ｇ）に見られるように、分周回路１
より出力されるｍ分周された信号１０２に同期し、且
つ、この信号１０２の１周期分に相当したパルス幅を有
するモータ駆動パルス信号１０９および１１０が出力さ
れる。そして、これらのモータ駆動パルス信号１０９お
よび１１０の位相関係は、図２（ｆ）および（ｇ）より
明らかなように、バイナリ・フリップフロップ回路２よ
り出力される信号１０４の周期において、交互に１８０
度の位相差を持つ関係にて出力される。
（ｅ）、（ｆ）および（ｇ）には、本実施例の動作に対
応する各信号のタイミングチャートが示されているが、
分周回路１の出力信号１０３は、バイナリ・フリップフ
ロップ回路２において２分周され、信号１０４として出
力されてデータ・フリップフロップ回路３−１のデータ
端子に入力される。データ・フリップフロップ回路３−
１においては、クロック端子に入力される信号１０２に
同期して、信号１０４と同一周波数の信号１０５と、こ
の反転信号１０６が出力される。そして、データ・フリ
ップフロップ回路３−２においては、データ端子に入力
される信号１０５とクロック端子に入力される信号１０
２を受けて、信号１０２に同期し、且つ、信号１０５よ
りも信号１０２の周期の１周期分遅延した信号１０７
と、この反転信号１０８がが出力される。これらの信号
１０５、１０８と、信号１０６、１０７は、前述のよう
に、それぞれＮＯＲ回路４−１および４−２に入力され
るが、これらのＮＯＲ回路４−１および４−２からは、
図２（ｆ）および（ｇ）に見られるように、分周回路１
より出力されるｍ分周された信号１０２に同期し、且
つ、この信号１０２の１周期分に相当したパルス幅を有
するモータ駆動パルス信号１０９および１１０が出力さ
れる。そして、これらのモータ駆動パルス信号１０９お
よび１１０の位相関係は、図２（ｆ）および（ｇ）より
明らかなように、バイナリ・フリップフロップ回路２よ
り出力される信号１０４の周期において、交互に１８０
度の位相差を持つ関係にて出力される。
【００１３】即ち、モータ駆動用パルス信号１０９およ
び１１０のパルス幅は、分周回路１に入力される発振信
号１０１の周波数により一義的に決定されており、当該
パルス幅は常時安定に保持される。
び１１０のパルス幅は、分周回路１に入力される発振信
号１０１の周波数により一義的に決定されており、当該
パルス幅は常時安定に保持される。
【００１４】
【考案の効果】以上説明したように、本考案は、発振信
号に対するディジタル処理によりモータ駆動用パルス信
号のパルス幅が設定されており、これにより、当該パル
ス幅が安定に保持され、ステップモータを常時安定に駆
動することができるという効果がある。
号に対するディジタル処理によりモータ駆動用パルス信
号のパルス幅が設定されており、これにより、当該パル
ス幅が安定に保持され、ステップモータを常時安定に駆
動することができるという効果がある。
【図１】本考案の一実施例を示すブロック図である。
【図２】本実施例の動作に対応する各信号のタイミング
チャートを示す図である。
チャートを示す図である。
【図３】従来例を示すブロック図である。
【図４】従来例の動作に対応する各信号のタイミングチ
ャートを示す図である。
ャートを示す図である。
１、５ 分周回路 ２、６ バイナリ・フリップフロップ回路 ３、７ パルス幅調整回路 ３−１、３−２ データ・フリップフロップ回路 ４ パルス発生回路 ４−１、４−２、７−１、７−２ ＮＯＲ回路 ７−３、７−４ 遅延素子
Claims (1)
- 【請求項１】 入力信号を受け第１及び第２の分周信号
を発生する分周回路と、前記第１及び第２の分周信号を
受け前記第２の分周信号に同期して前記第１の分周信号
を取り込み出力する第１のフリップフロップ回路と、前
記第２の分周信号と前記第１のフリップフロップ回路の
出力を受け前記第２の分周信号に同期して前記第１のフ
リップフロップ回路の出力を取り込み出力する第２のフ
リップフロップ回路と、前記第１のフリップフロップ回
路の出力及び前記第２のフリップフロップ回路の出力を
受けこれら出力に基づき一対の位相の異なるパルス信号
を生成するパルス発生回路とを備えることを特徴とする
ステップモータ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991043618U JP2570813Y2 (ja) | 1991-06-12 | 1991-06-12 | ステップモータ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991043618U JP2570813Y2 (ja) | 1991-06-12 | 1991-06-12 | ステップモータ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04137500U JPH04137500U (ja) | 1992-12-22 |
| JP2570813Y2 true JP2570813Y2 (ja) | 1998-05-13 |
Family
ID=31923927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991043618U Expired - Lifetime JP2570813Y2 (ja) | 1991-06-12 | 1991-06-12 | ステップモータ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570813Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5318185B2 (ja) * | 1973-08-04 | 1978-06-13 | ||
| JPS5913972A (ja) * | 1982-07-15 | 1984-01-24 | Seiko Epson Corp | 指針表示電子時計 |
| JPS6139899A (ja) * | 1984-07-27 | 1986-02-26 | Omron Tateisi Electronics Co | ステツピングモ−タ駆動装置 |
-
1991
- 1991-06-12 JP JP1991043618U patent/JP2570813Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04137500U (ja) | 1992-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0138220B1 (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
| JP2570813Y2 (ja) | ステップモータ駆動回路 | |
| JPH08286780A (ja) | クロック回路及びこれを用いたプロセッサ並びにプロセッサ動作方法 | |
| JP3333430B2 (ja) | クロック同期遅延制御回路 | |
| JP3226464B2 (ja) | ３相クロックパルス発生回路 | |
| JPH1013395A (ja) | 位相同期回路 | |
| JPH0631795Y2 (ja) | デイジタル信号同期回路 | |
| JPH03758Y2 (ja) | ||
| JPH08191237A (ja) | クロック信号生成装置 | |
| JPH0548432A (ja) | １／３分周回路 | |
| JPH05130095A (ja) | 同期信号発生回路 | |
| JP2622853B2 (ja) | ２逓倍回路 | |
| JP2994882B2 (ja) | 分周回路 | |
| JP2665257B2 (ja) | クロック乗せ換え回路 | |
| JP2533371Y2 (ja) | 多相クロック発生回路 | |
| JP3132583B2 (ja) | 位相検出回路 | |
| JPH1056362A (ja) | ディジタル信号処理集積回路 | |
| JP2002164781A (ja) | 位相同期ループを用いた発振回路 | |
| JPH04110029U (ja) | 位相同期発振回路 | |
| JPH03204251A (ja) | クロック同期回路 | |
| JPH0521389B2 (ja) | ||
| JPH0613248U (ja) | タイミング信号抽出回路 | |
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| JPH0556656A (ja) | 基準クロツクを利用したデイジタル・デツドタイム回路 | |
| JPS62257856A (ja) | レ−ザプリンタのビデオデ−タ同期化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980106 |