JPH0535359A - クロツク発振器 - Google Patents
クロツク発振器Info
- Publication number
- JPH0535359A JPH0535359A JP3214321A JP21432191A JPH0535359A JP H0535359 A JPH0535359 A JP H0535359A JP 3214321 A JP3214321 A JP 3214321A JP 21432191 A JP21432191 A JP 21432191A JP H0535359 A JPH0535359 A JP H0535359A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- oscillator
- oscillation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 スタンバイ機能を有する半導体集積回路のク
ロック発振器において、スタンバイ解除時に水晶発振回
路が発振開始して安定するまでの時間を待たずにマイコ
ンが命令処理を行えるようにすることを目的とする。 【構成】 水晶発振子１と発振回路２により第１のクロ
ック信号１１を出力し、ＲＣ発振回路３により第２のク
ロック信号１５を出力し、セレクタ７がクロック信号１
１とクロック信号１５とのいずれか一方を選択し、マイ
コン内部へ供給する。ＳＴＯＰ１及びＳＴＯＰ２によ
り、発振回路２及びＲＣ発振回路６の発振の開始及び停
止を制御する機能と、発振回路２及びＲＣ発振回路６の
発振開始時に、ＲＣ発振回路６のクロック信号１２を選
択してマイコン内部に供給し、ある一定時間後に、セレ
クタ７の出力信号を発振回路２のクロック信号１１に変
更する機能を備えている。
ロック発振器において、スタンバイ解除時に水晶発振回
路が発振開始して安定するまでの時間を待たずにマイコ
ンが命令処理を行えるようにすることを目的とする。 【構成】 水晶発振子１と発振回路２により第１のクロ
ック信号１１を出力し、ＲＣ発振回路３により第２のク
ロック信号１５を出力し、セレクタ７がクロック信号１
１とクロック信号１５とのいずれか一方を選択し、マイ
コン内部へ供給する。ＳＴＯＰ１及びＳＴＯＰ２によ
り、発振回路２及びＲＣ発振回路６の発振の開始及び停
止を制御する機能と、発振回路２及びＲＣ発振回路６の
発振開始時に、ＲＣ発振回路６のクロック信号１２を選
択してマイコン内部に供給し、ある一定時間後に、セレ
クタ７の出力信号を発振回路２のクロック信号１１に変
更する機能を備えている。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に搭載さ
れクロック信号を発生するクロック発振器に関し、特
に、水晶発振子を接続して発振回路を構成するクロック
発振器に関する。
れクロック信号を発生するクロック発振器に関し、特
に、水晶発振子を接続して発振回路を構成するクロック
発振器に関する。
【０００２】
【従来の技術】一般に、半導体集積回路、特にマイクロ
コンピュータ（以下、マイコンという）は基準となるク
ロック信号を使って命令処理や種々の動作を行ってい
る。特に高速で処理や動作を行う必要がある場合、クロ
ック信号は精度及び安定度がいずれも高いもの、即ち、
水晶発振器が使われる。ところが、水晶発振子は発振周
波数として高い精度及び安定度を持つが、発振開始から
安定するまでの時間が２０〜３０msec程度必要である。
コンピュータ（以下、マイコンという）は基準となるク
ロック信号を使って命令処理や種々の動作を行ってい
る。特に高速で処理や動作を行う必要がある場合、クロ
ック信号は精度及び安定度がいずれも高いもの、即ち、
水晶発振器が使われる。ところが、水晶発振子は発振周
波数として高い精度及び安定度を持つが、発振開始から
安定するまでの時間が２０〜３０msec程度必要である。
【０００３】そのため、スタンバイ解除後の命令処理
は、水晶発振子が発振を開始した後２０〜３０msec経過
して、発振が安定した後実行している。
は、水晶発振子が発振を開始した後２０〜３０msec経過
して、発振が安定した後実行している。
【０００４】図７はマイコンで使用している従来の発振
器の一例を示すブロック図である。水晶発振子１、発振
回路２、カウンタ３、ＲＳ型フリップフロップ（以下、
Ｆ／Ｆという）４及びＡＮＤゲート５で構成されてい
る。発振回路２は水晶発振子１が端子Ａ及びＢに接続さ
れて発振し、クロック信号１１を出力する。発振回路２
の発振及び停止はＳＴＯＰ信号によって制御され、発振
器はＳＴＯＰ信号がローレベルで発振し、ハイレベルで
停止する。
器の一例を示すブロック図である。水晶発振子１、発振
回路２、カウンタ３、ＲＳ型フリップフロップ（以下、
Ｆ／Ｆという）４及びＡＮＤゲート５で構成されてい
る。発振回路２は水晶発振子１が端子Ａ及びＢに接続さ
れて発振し、クロック信号１１を出力する。発振回路２
の発振及び停止はＳＴＯＰ信号によって制御され、発振
器はＳＴＯＰ信号がローレベルで発振し、ハイレベルで
停止する。
【０００５】カウンタ３はクロック信号をカウントし、
オーバーフロー信号１２を出力する。オーバーフローす
る時間は例えば３０msec（発振が安定するまでの時間）
に設定されている。また、カウンタ３はＳＴＯＰ信号が
ハイになるクロック信号の停止時にはクリアされる。Ｆ
／Ｆ４はカウンタ３のオーバーフロー信号１２によって
セットされ、ＳＴＯＰ信号のハイレベルによってリセッ
トされる。Ｆ／Ｆ４の出力信号１３はＡＮＤゲート５に
入力している。ＡＮＤゲート５はクロック信号１１を信
号１３の入力により、マイコン内部へ出力する。
オーバーフロー信号１２を出力する。オーバーフローす
る時間は例えば３０msec（発振が安定するまでの時間）
に設定されている。また、カウンタ３はＳＴＯＰ信号が
ハイになるクロック信号の停止時にはクリアされる。Ｆ
／Ｆ４はカウンタ３のオーバーフロー信号１２によって
セットされ、ＳＴＯＰ信号のハイレベルによってリセッ
トされる。Ｆ／Ｆ４の出力信号１３はＡＮＤゲート５に
入力している。ＡＮＤゲート５はクロック信号１１を信
号１３の入力により、マイコン内部へ出力する。
【０００６】次に、図８のタイミングチャートを参照し
ながら、スタンバイ時の動作について説明する。スタン
バイに入るとＳＴＯＰ信号がハイレベルとなり、発振回
路２は発振を停止し、カウンタ３はクリアされ、Ｆ／Ｆ
４はリセットされる。そのため、Ｆ／Ｆ４の出力信号１
３がローレベルになり、クロック信号１１はＡＮＤゲー
ト５によりマイコンの内部へ伝達されない。即ち、スタ
ンバイ状態になる。
ながら、スタンバイ時の動作について説明する。スタン
バイに入るとＳＴＯＰ信号がハイレベルとなり、発振回
路２は発振を停止し、カウンタ３はクリアされ、Ｆ／Ｆ
４はリセットされる。そのため、Ｆ／Ｆ４の出力信号１
３がローレベルになり、クロック信号１１はＡＮＤゲー
ト５によりマイコンの内部へ伝達されない。即ち、スタ
ンバイ状態になる。
【０００７】次に、スタンバイを解除するとＳＴＯＰ信
号はローレベルになり、発振回路２で発振が開始され
る。ところが、接続した水晶発振子１の発振安定時間を
経過しないと、オーバーフロー信号１２が出力されない
ので、Ｆ／Ｆ４はセットされない。従って、出力信号１
３はローレベルのままなので、クロック信号１１はＡＮ
Ｄゲート５の出力として伝達されない。
号はローレベルになり、発振回路２で発振が開始され
る。ところが、接続した水晶発振子１の発振安定時間を
経過しないと、オーバーフロー信号１２が出力されない
ので、Ｆ／Ｆ４はセットされない。従って、出力信号１
３はローレベルのままなので、クロック信号１１はＡＮ
Ｄゲート５の出力として伝達されない。
【０００８】そして、カウンタ３がクロック信号１１を
カウントし、セットしておいた発振安定時間（２０〜３
０ms）に達すると、信号１２がハイレベルになり、Ｆ／
Ｆ４がセットされ、信号１３がハイレベルとなり、クロ
ック信号１１はＡＮＤゲート５を通過して出力されるこ
とになる。
カウントし、セットしておいた発振安定時間（２０〜３
０ms）に達すると、信号１２がハイレベルになり、Ｆ／
Ｆ４がセットされ、信号１３がハイレベルとなり、クロ
ック信号１１はＡＮＤゲート５を通過して出力されるこ
とになる。
【０００９】以上の通り、従来のマイコンでは、カウン
タ３を利用して発振安定時間をとっており、クロック信
号１１を安定な状態で出力することができる。
タ３を利用して発振安定時間をとっており、クロック信
号１１を安定な状態で出力することができる。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
た従来のマイコンではスタンバイ解除直後は、水晶発振
子の発振が安定するまで、クロック信号が得られない。
そのため、スタンバイ解除後の緊急な命令処理を実行で
きず、このような応用に対応できないという欠点があ
る。
た従来のマイコンではスタンバイ解除直後は、水晶発振
子の発振が安定するまで、クロック信号が得られない。
そのため、スタンバイ解除後の緊急な命令処理を実行で
きず、このような応用に対応できないという欠点があ
る。
【００１１】なお、発振周波数により発振安定時間が異
なり、数MHz の場合は約３０msecであるが、発振周波数
が低い場合は発振安定時間が長くなることが知られてお
り、低い発振周波数の場合には上述の問題点が一層顕著
となる。
なり、数MHz の場合は約３０msecであるが、発振周波数
が低い場合は発振安定時間が長くなることが知られてお
り、低い発振周波数の場合には上述の問題点が一層顕著
となる。
【００１２】本発明はかかる問題点に鑑みてなされたも
のであって、水晶発振子が安定するまでの時間を待たず
にクロック信号を得ることができクロック発振器を提供
すること目的とする。
のであって、水晶発振子が安定するまでの時間を待たず
にクロック信号を得ることができクロック発振器を提供
すること目的とする。
【００１３】
【課題を解決するための手段】本発明に係るクロック発
振器は、水晶発振子が接続されスタンバイ信号により発
振を停止する第１の発振回路と、前記スタンバイ信号に
より発振を停止し、且つ電荷の充放電によりクロック信
号を発生する第２の発振回路と、前記スタンバイ信号が
解除された直後は、前記第２の発振回路のクロック信号
を選択し、前記スタンバイ信号が解除されてから、所定
時間経過後は、前記第１の発振器からのクロック信号を
選択する選択手段とを備え、前記選択手段からクロック
信号を出力することを特徴とする。
振器は、水晶発振子が接続されスタンバイ信号により発
振を停止する第１の発振回路と、前記スタンバイ信号に
より発振を停止し、且つ電荷の充放電によりクロック信
号を発生する第２の発振回路と、前記スタンバイ信号が
解除された直後は、前記第２の発振回路のクロック信号
を選択し、前記スタンバイ信号が解除されてから、所定
時間経過後は、前記第１の発振器からのクロック信号を
選択する選択手段とを備え、前記選択手段からクロック
信号を出力することを特徴とする。
【００１４】
【作用】本発明においては、第２の発振回路は電荷の充
放電によりクロック信号を発生するから、スタンバイ解
除直後は選択手段がこの第２の発振回路のクロック信号
を選択することにより、クロック発振器はスタンバイ解
除直後に直ちにクロック信号を出力することができる。
一方、一定時間経過後は、発振器の発振が安定するの
で、選択手段は第１の発振回路のクロック信号を選択す
る。これにより、高精度のクロック信号が得られる。
放電によりクロック信号を発生するから、スタンバイ解
除直後は選択手段がこの第２の発振回路のクロック信号
を選択することにより、クロック発振器はスタンバイ解
除直後に直ちにクロック信号を出力することができる。
一方、一定時間経過後は、発振器の発振が安定するの
で、選択手段は第１の発振回路のクロック信号を選択す
る。これにより、高精度のクロック信号が得られる。
【００１５】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１６】図１は本発明の第１の実施例を示す構成図
である。図１に示すように、本実施例は水晶発振子１、
発振回路２、抵抗及びコンデンサを利用したＲＣ発振回
路６、セレクタ７、Ｆ／Ｆ４、並びにＯＲゲート８で構
成されている。発振回路２は水晶発振子１が端子Ａ及び
Ｂに接続されて発振し、クロック信号１１を出力する。
また、発振回路２の発振及び停止はＳＴＯＰ１信号によ
って制御され、ＳＴＯＰ１信号がローレベルで発振し、
ハイレベルで停止する。
である。図１に示すように、本実施例は水晶発振子１、
発振回路２、抵抗及びコンデンサを利用したＲＣ発振回
路６、セレクタ７、Ｆ／Ｆ４、並びにＯＲゲート８で構
成されている。発振回路２は水晶発振子１が端子Ａ及び
Ｂに接続されて発振し、クロック信号１１を出力する。
また、発振回路２の発振及び停止はＳＴＯＰ１信号によ
って制御され、ＳＴＯＰ１信号がローレベルで発振し、
ハイレベルで停止する。
【００１７】ＲＣ発振回路６の発振により、クロック信
号１５が出力される。このＲＣ発振回路６の発振及び停
止はＳＴＯＰ２信号によって制御され、ＲＣ発振回路６
はＳＴＯＰ２信号がローレベルで発振し、ハイレベルで
停止する。セレクタ７はクロック信号１１とクロック信
号１５とのいずれか一方を選択し、選択した信号をマイ
コン内部へ出力する。
号１５が出力される。このＲＣ発振回路６の発振及び停
止はＳＴＯＰ２信号によって制御され、ＲＣ発振回路６
はＳＴＯＰ２信号がローレベルで発振し、ハイレベルで
停止する。セレクタ７はクロック信号１１とクロック信
号１５とのいずれか一方を選択し、選択した信号をマイ
コン内部へ出力する。
【００１８】Ｆ／Ｆ４はリリース信号１６によってセッ
トされ、ＳＴＯＰ１信号によってリセットされる。リリ
ース信号１６は水晶発振子１の発振安定時間が経過した
後、マイコンの命令実行によりハイレベルとなる信号で
ある。Ｆ／Ｆ４の出力信号１３はセレクタ７に入力さ
れ、クロック信号を選択する。ＯＲゲート８はＦ／Ｆ４
の出力信号１３とＳＴＯＰ１信号により、ＳＴＯＰ２信
号を出力する。
トされ、ＳＴＯＰ１信号によってリセットされる。リリ
ース信号１６は水晶発振子１の発振安定時間が経過した
後、マイコンの命令実行によりハイレベルとなる信号で
ある。Ｆ／Ｆ４の出力信号１３はセレクタ７に入力さ
れ、クロック信号を選択する。ＯＲゲート８はＦ／Ｆ４
の出力信号１３とＳＴＯＰ１信号により、ＳＴＯＰ２信
号を出力する。
【００１９】次に、ＲＣ発振回路６について図３を参照
して更に説明する。図３はＲＣ発振回路６の一例を示す
回路図である。図３に示すように、ＲＣ発振回路６は抵
抗２０、コンデンサ２１、インバータ２２〜２４及びＮ
ＡＮＤゲート２５で構成され、発振及び停止はＳＴＯＰ
信号で制御される。即ち、ＲＣ発振回路６はＳＴＯＰ信
号がローレベルで発振を停止し、ハイレベルで発振を開
始する。
して更に説明する。図３はＲＣ発振回路６の一例を示す
回路図である。図３に示すように、ＲＣ発振回路６は抵
抗２０、コンデンサ２１、インバータ２２〜２４及びＮ
ＡＮＤゲート２５で構成され、発振及び停止はＳＴＯＰ
信号で制御される。即ち、ＲＣ発振回路６はＳＴＯＰ信
号がローレベルで発振を停止し、ハイレベルで発振を開
始する。
【００２０】また、図４に図３の回路のタイミングチャ
ートを示す。Ｃ点及びＤ点はコンデンサの電荷の充放電
により図４に示す波形となるため、スタンバイを解除し
た直後、直ちに、クロック信号（Ｄ点）が得られること
がわかる。
ートを示す。Ｃ点及びＤ点はコンデンサの電荷の充放電
により図４に示す波形となるため、スタンバイを解除し
た直後、直ちに、クロック信号（Ｄ点）が得られること
がわかる。
【００２１】次に、図２のタイミングチャートを参照し
ながら、本実施例のクロック発振器の動作について説明
する。スタンバイに入ると、ＳＴＯＰ１信号がハイレベ
ルとなり、発振回路２は発振を停止し、Ｆ／Ｆ４はリセ
ットされる。そのため、Ｆ／Ｆ４の出力信号１３がロー
レベルとなり、セレクタ７は切り換わり、クロック信号
１５が選択されるので、クロック信号１１は内部へ伝達
されない。また、ＳＴＯＰ２信号はハイレベルになるの
でＲＣ発振器６は停止しており、セレクタ７で選択され
てもクロック信号１５は内部へ伝達されない。即ち、ス
タンバイ状態になる。
ながら、本実施例のクロック発振器の動作について説明
する。スタンバイに入ると、ＳＴＯＰ１信号がハイレベ
ルとなり、発振回路２は発振を停止し、Ｆ／Ｆ４はリセ
ットされる。そのため、Ｆ／Ｆ４の出力信号１３がロー
レベルとなり、セレクタ７は切り換わり、クロック信号
１５が選択されるので、クロック信号１１は内部へ伝達
されない。また、ＳＴＯＰ２信号はハイレベルになるの
でＲＣ発振器６は停止しており、セレクタ７で選択され
てもクロック信号１５は内部へ伝達されない。即ち、ス
タンバイ状態になる。
【００２２】次に、スタンバイを解除すると、ＳＴＯＰ
１信号がローレベルとなり、ＯＲゲート８の出力である
ＳＴＯＰ２信号もローレベルとなるため、発振回路２と
ＲＣ発振回路６はいずれも発振を開始する。ところが、
ＳＴＯＰ１信号がローレベルになっても、Ｆ／Ｆ４の出
力信号１３はローレベルのままなので、セレクタ７は切
り換わらない。従って、スタンバイ解除時より、クロッ
ク信号１５がセレクタ７を通過し、クロック信号１４と
してマイコン内部へ伝達される。
１信号がローレベルとなり、ＯＲゲート８の出力である
ＳＴＯＰ２信号もローレベルとなるため、発振回路２と
ＲＣ発振回路６はいずれも発振を開始する。ところが、
ＳＴＯＰ１信号がローレベルになっても、Ｆ／Ｆ４の出
力信号１３はローレベルのままなので、セレクタ７は切
り換わらない。従って、スタンバイ解除時より、クロッ
ク信号１５がセレクタ７を通過し、クロック信号１４と
してマイコン内部へ伝達される。
【００２３】その後、水晶発振器の発振安定時間（約３
０msec）を経過した後に、マイコンでの命令によって、
リリース信号１６をハイレベルに設定することにより、
Ｆ／Ｆ４がセットされ、信号１３がハイレベルとなる。
なお、約３０msecの時間計数はクロック信号１５の周波
数とマイコンでの命令実行ステップ数から計算できる。
これにより、セレクタ７が切り換わり、クロック信号１
１が選択されて、マイコンの内部へ伝達される。また、
ＳＴＯＰ２信号がハイレベルとなるため、ＲＣ発振回路
６は停止される。このようにして、スタンバイ解除直後
からクロック信号１４を得ることができる。
０msec）を経過した後に、マイコンでの命令によって、
リリース信号１６をハイレベルに設定することにより、
Ｆ／Ｆ４がセットされ、信号１３がハイレベルとなる。
なお、約３０msecの時間計数はクロック信号１５の周波
数とマイコンでの命令実行ステップ数から計算できる。
これにより、セレクタ７が切り換わり、クロック信号１
１が選択されて、マイコンの内部へ伝達される。また、
ＳＴＯＰ２信号がハイレベルとなるため、ＲＣ発振回路
６は停止される。このようにして、スタンバイ解除直後
からクロック信号１４を得ることができる。
【００２４】なお、水晶発振器の発振安定時間をカウン
トする方法として、上記第１実施例ではマイコンの命令
実行、つまりソフトウェア的なカウント方法により行っ
たが、以下に説明する第２実施例ではカウンタによるカ
ウントアップ、つまり、ハードウェア的なカウント方法
により行う。この場合は、マイコンが約３０msecを計数
する必要がなく、他の処理を実行できる効果がある。
トする方法として、上記第１実施例ではマイコンの命令
実行、つまりソフトウェア的なカウント方法により行っ
たが、以下に説明する第２実施例ではカウンタによるカ
ウントアップ、つまり、ハードウェア的なカウント方法
により行う。この場合は、マイコンが約３０msecを計数
する必要がなく、他の処理を実行できる効果がある。
【００２５】図５は、この本発明の第２実施例に係るク
ロック発振器を示すブロック図である。本実施例は水晶
発振子１、発振回路２、カウンタ３、ＲＣ発振回路６、
セレクタ７、Ｆ／Ｆ４及びＯＲゲート８で構成されてい
る。発振回路２は水晶発振子１が端子Ａ及びＢに接続さ
れて発振し、クロック信号１１を出力する。また、発振
回路２の発振及び停止はＳＴＯＰ１信号によって制御さ
れ、ＳＴＯＰ１信号がローレベルで発振し、ハイレベル
で停止する。
ロック発振器を示すブロック図である。本実施例は水晶
発振子１、発振回路２、カウンタ３、ＲＣ発振回路６、
セレクタ７、Ｆ／Ｆ４及びＯＲゲート８で構成されてい
る。発振回路２は水晶発振子１が端子Ａ及びＢに接続さ
れて発振し、クロック信号１１を出力する。また、発振
回路２の発振及び停止はＳＴＯＰ１信号によって制御さ
れ、ＳＴＯＰ１信号がローレベルで発振し、ハイレベル
で停止する。
【００２６】カウンタ３はクロック信号１１をカウント
し、オーバーフロー信号１２を出力し、オーバーフロー
する時間は例えば、３０msec（発振が安定するまでの時
間）に設定されている。また、ＳＴＯＰ１信号によって
クロック信号停止時にはカウンタ３はクリアされる。Ｒ
Ｃ発振回路６から出力されるクロック信号１５はセレク
タ７に入力され、その発振及び停止はＳＴＯＰ２信号に
よって制御され、ＳＴＯＰ２信号がローレベルで発振
し、ハイレベルで停止する。
し、オーバーフロー信号１２を出力し、オーバーフロー
する時間は例えば、３０msec（発振が安定するまでの時
間）に設定されている。また、ＳＴＯＰ１信号によって
クロック信号停止時にはカウンタ３はクリアされる。Ｒ
Ｃ発振回路６から出力されるクロック信号１５はセレク
タ７に入力され、その発振及び停止はＳＴＯＰ２信号に
よって制御され、ＳＴＯＰ２信号がローレベルで発振
し、ハイレベルで停止する。
【００２７】セレクタ７はクロック信号１１とクロック
信号１５とのいずれか一方を選択し、これをクロック信
号１４として半導体集積回路であるマイコン内部へ出力
する。Ｆ／Ｆ４はカウンタ３のオーバーフロー信号１２
によってセットされ、ＳＴＯＰ１信号によってリセット
される。Ｆ／Ｆ４の出力信号１３はセレクタ７に入力さ
れ、クロック信号１１又は１５を切り換える。ＯＲゲー
ト８はＦ／Ｆ４の出力信号１３とＳＴＯＰ１信号によ
り、ＳＴＯＰ２信号を出力する。
信号１５とのいずれか一方を選択し、これをクロック信
号１４として半導体集積回路であるマイコン内部へ出力
する。Ｆ／Ｆ４はカウンタ３のオーバーフロー信号１２
によってセットされ、ＳＴＯＰ１信号によってリセット
される。Ｆ／Ｆ４の出力信号１３はセレクタ７に入力さ
れ、クロック信号１１又は１５を切り換える。ＯＲゲー
ト８はＦ／Ｆ４の出力信号１３とＳＴＯＰ１信号によ
り、ＳＴＯＰ２信号を出力する。
【００２８】次に、図６のタイミングチャートを参照し
ながら、本実施例のスタンバイ時の動作について説明す
る。
ながら、本実施例のスタンバイ時の動作について説明す
る。
【００２９】スタンバイに入ると、ＳＴＯＰ１信号がハ
イレベルとなり、発振回路２は発振を停止し、Ｆ／Ｆ４
はリセットされる。そのため、Ｆ／Ｆ４の出力信号１３
がローレベルとなり、セレクタ７は切り換わり、クロッ
ク信号１５が選択されるので、クロック信号１１はセレ
クタ７の出力として伝達されない。
イレベルとなり、発振回路２は発振を停止し、Ｆ／Ｆ４
はリセットされる。そのため、Ｆ／Ｆ４の出力信号１３
がローレベルとなり、セレクタ７は切り換わり、クロッ
ク信号１５が選択されるので、クロック信号１１はセレ
クタ７の出力として伝達されない。
【００３０】また、ＳＴＯＰ２もハイレベルなので、Ｒ
Ｃ発振回路６は停止しており、セレクタ７で選択されて
もクロック信号１５は内部へ伝達されない。即ち、スタ
ンバイ状態になる。
Ｃ発振回路６は停止しており、セレクタ７で選択されて
もクロック信号１５は内部へ伝達されない。即ち、スタ
ンバイ状態になる。
【００３１】次に、スタンバイを解除すると、ＳＴＯＰ
１信号がローレベルでＳＴＯＰ２信号もローレベルとな
り、発振回路２及びＲＣ発振回路６はいずれも発振を開
始してクロック信号１１，１５が出力される。ところ
が、ＳＴＯＰ１信号がローレベルになっても、Ｆ／Ｆ４
の出力信号１３はローレベルのままなので、セレクタ７
は切り換わらない。従って、スタンバイ解除時より、ク
ロック信号１５がセレクタ７の出力であるクロック信号
１４としてマイコン内部へ伝達される。
１信号がローレベルでＳＴＯＰ２信号もローレベルとな
り、発振回路２及びＲＣ発振回路６はいずれも発振を開
始してクロック信号１１，１５が出力される。ところ
が、ＳＴＯＰ１信号がローレベルになっても、Ｆ／Ｆ４
の出力信号１３はローレベルのままなので、セレクタ７
は切り換わらない。従って、スタンバイ解除時より、ク
ロック信号１５がセレクタ７の出力であるクロック信号
１４としてマイコン内部へ伝達される。
【００３２】その後、カウンタ３がクロック信号１１を
カウントし、セットしておいた発振安定時間（３０mse
c）に達すると信号１２がハイレベルとなり、Ｆ／Ｆ４
がセットされ、信号１３がハイレベルになり、セレクタ
７は切り換わる。従って、クロック信号１５が選択さ
れ、これがマイコン内部へ伝達される。また、ＳＴＯＰ
２がハイレベルとなるため、ＲＣ発振回路６は停止す
る。
カウントし、セットしておいた発振安定時間（３０mse
c）に達すると信号１２がハイレベルとなり、Ｆ／Ｆ４
がセットされ、信号１３がハイレベルになり、セレクタ
７は切り換わる。従って、クロック信号１５が選択さ
れ、これがマイコン内部へ伝達される。また、ＳＴＯＰ
２がハイレベルとなるため、ＲＣ発振回路６は停止す
る。
【００３３】なお、本発明は上記実施例に限らず、上記
第２の実施例の発振回路２とセレクタ７の間に分周回路
又は逓倍回路を入れた場合、及びＲＣ発振回路６とセレ
クタ７の間に分周回路を入れた場合も同様に本発明を適
用することができる。
第２の実施例の発振回路２とセレクタ７の間に分周回路
又は逓倍回路を入れた場合、及びＲＣ発振回路６とセレ
クタ７の間に分周回路を入れた場合も同様に本発明を適
用することができる。
【００３４】特に、発振回路２の出力クロック信号を逓
倍回路にてより高い周波数のクロック信号にする場合に
は、更に、発振安定時間を多く必要とするため、本発明
は極めて有益である。
倍回路にてより高い周波数のクロック信号にする場合に
は、更に、発振安定時間を多く必要とするため、本発明
は極めて有益である。
【００３５】
【発明の効果】以上説明したように、本発明はスタンバ
イ機能を持つ半導体集積回路でスタンバイ解除直後はＲ
Ｃ発振器のクロック信号を選択し、水晶発振器の発振安
定時間を経過した後、水晶発振器を選択することによ
り、スタンバイ解除直後からクロック信号を得ることが
できるため、マイコンではスタンバイ解除後の緊急の命
令処理が可能となり、汎用性に富んだ機能を具備するこ
とができる。
イ機能を持つ半導体集積回路でスタンバイ解除直後はＲ
Ｃ発振器のクロック信号を選択し、水晶発振器の発振安
定時間を経過した後、水晶発振器を選択することによ
り、スタンバイ解除直後からクロック信号を得ることが
できるため、マイコンではスタンバイ解除後の緊急の命
令処理が可能となり、汎用性に富んだ機能を具備するこ
とができる。
【図１】本発明の第１の実施例に係るクロック発振器を
示すブロック図である。
示すブロック図である。
【図２】同じくそのタイミングチャート図である。
【図３】同じくそのＲＣ発振回路の一例を示す回路図で
ある。
ある。
【図４】このＲＣ発振回路のタイミングチャート図であ
る。
る。
【図５】本発明の第２の実施例に係るクロック発振器を
示すブロック図である。
示すブロック図である。
【図６】同じくそのタイミングチャート図である。
【図７】従来のクロック発振器を示すブロック図であ
る。
る。
【図８】同じくそのタイミングチャート図である。
１；水晶発振子
２；水晶発振子を駆動する発振回路
３；カウンタ
４；ＲＳ型フリップフロップ
５；ＡＮＤゲート
６；ＲＣ発振回路
７；セレクタ
８；ＯＲゲート
１１；発振回路２のクロック信号
１２；カウンタ３のオーバーフロー信号
１３；ＲＳ型フリップフロップ４の出力信号
１４；内部クロック信号
１５；ＲＣ発振回路６のクロック信号
１６；リリース信号
２０；抵抗
２１；コンデンサ
２２〜２４；インバータゲート
２５；ＮＡＮＤゲート
Claims (2)
- 【請求項１】 水晶発振子が接続されスタンバイ信号に
より発振を停止する第１の発振回路と、前記スタンバイ
信号により発振を停止し、且つ電荷の充放電によりクロ
ック信号を発生する第２の発振回路と、前記スタンバイ
信号が解除された直後は、前記第２の発振回路のクロッ
ク信号を選択し、前記スタンバイ信号が解除されてか
ら、所定時間経過後は、前記第１の発振器からのクロッ
ク信号を選択する選択手段とを備え、前記選択手段から
クロック信号を出力することを特徴とするクロック発振
器。 - 【請求項２】 前記第１の発振回路からのクロック信号
を分周し又は周波数を逓倍する第１の回路と、前記第２
の発振回路からのクロック信号を分周し又は周波数を逓
倍する第２の回路とを備えたことを特徴とする請求項１
に記載のクロック発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214321A JP2959223B2 (ja) | 1991-07-30 | 1991-07-30 | クロック発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214321A JP2959223B2 (ja) | 1991-07-30 | 1991-07-30 | クロック発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0535359A true JPH0535359A (ja) | 1993-02-12 |
| JP2959223B2 JP2959223B2 (ja) | 1999-10-06 |
Family
ID=16653827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3214321A Expired - Lifetime JP2959223B2 (ja) | 1991-07-30 | 1991-07-30 | クロック発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2959223B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006127466A (ja) * | 2004-09-29 | 2006-05-18 | Denso Corp | マイクロコンピュータ |
| JP2008003797A (ja) * | 2006-06-21 | 2008-01-10 | Denso Corp | マイクロコンピュータ及び電子制御装置 |
| US9374082B2 (en) | 2012-09-21 | 2016-06-21 | Samsung Electronics Co., Ltd. | Clock control device of controlling clock stable time based on operational condition, semiconductor device including the same and clock control method |
-
1991
- 1991-07-30 JP JP3214321A patent/JP2959223B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006127466A (ja) * | 2004-09-29 | 2006-05-18 | Denso Corp | マイクロコンピュータ |
| JP2008003797A (ja) * | 2006-06-21 | 2008-01-10 | Denso Corp | マイクロコンピュータ及び電子制御装置 |
| JP4665846B2 (ja) * | 2006-06-21 | 2011-04-06 | 株式会社デンソー | マイクロコンピュータ及び電子制御装置 |
| US9374082B2 (en) | 2012-09-21 | 2016-06-21 | Samsung Electronics Co., Ltd. | Clock control device of controlling clock stable time based on operational condition, semiconductor device including the same and clock control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2959223B2 (ja) | 1999-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0103755A2 (en) | CMOS single chip microprocessor | |
| JPS6240886B2 (ja) | ||
| JP3784326B2 (ja) | Ｄｃ／ｄｃスイッチングコンバータ | |
| JPH0535359A (ja) | クロツク発振器 | |
| JP2001350739A (ja) | マイクロコンピュータ | |
| US6891409B2 (en) | Semiconductor device | |
| JPH08286780A (ja) | クロック回路及びこれを用いたプロセッサ並びにプロセッサ動作方法 | |
| US4382694A (en) | Timepiece circuit for compensating time lag joined with reset releasing | |
| JPH0464431B2 (ja) | ||
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| JPH05303444A (ja) | クロック信号供給装置 | |
| JPH0756649A (ja) | クロック発生回路 | |
| JPH0449705Y2 (ja) | ||
| JPH049336B2 (ja) | ||
| JPH05315898A (ja) | トリガ同期回路 | |
| JPH0682310B2 (ja) | 演算装置の動作周波数切り換え制御回路 | |
| JPH08179849A (ja) | クロック出力回路 | |
| JPH1068763A (ja) | タイミング信号発生回路 | |
| JPS6348203B2 (ja) | ||
| JP2935319B2 (ja) | マルチバイブレ−タ | |
| JPH0741762U (ja) | 磁気ディスク装置用ステップパルス生成回路 | |
| JPS60134774A (ja) | インバ−タ制御装置 | |
| JPH05100776A (ja) | マイクロコンピユータ | |
| JPS60105026A (ja) | マイクロコンピユ−タ | |
| JP3904656B2 (ja) | クロック制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |