JPS60134774A - インバ−タ制御装置 - Google Patents
インバ−タ制御装置Info
- Publication number
- JPS60134774A JPS60134774A JP58248841A JP24884183A JPS60134774A JP S60134774 A JPS60134774 A JP S60134774A JP 58248841 A JP58248841 A JP 58248841A JP 24884183 A JP24884183 A JP 24884183A JP S60134774 A JPS60134774 A JP S60134774A
- Authority
- JP
- Japan
- Prior art keywords
- control
- signal
- inverter
- microcomputer
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
肢朱分互
本発明は、ＲＯＭに予め格納されたＰＷＭデータにもと
づいてマイクロコンピュータの制御下でインバータ制御
をなすことができるようにしたインバータ制御装置に関
する。
づいてマイクロコンピュータの制御下でインバータ制御
をなすことができるようにしたインバータ制御装置に関
する。
ｋ象技轍
従来この種のインバータ制御装置にあっては、全てマイ
クロコンピュータによるプログラム制御によってＲＯＭ
に予め格納されたデータにもとづいたパルス幅変調を行
なわせるようにしており、その間マイクロコンピュータ
が専有されてしまうとともに、出力波形のデータ誤差お
よびマイクロコンピュータの処理ループによる時間差が
ＰＷＭ出力波形に累積したものとなってしまっている。
クロコンピュータによるプログラム制御によってＲＯＭ
に予め格納されたデータにもとづいたパルス幅変調を行
なわせるようにしており、その間マイクロコンピュータ
が専有されてしまうとともに、出力波形のデータ誤差お
よびマイクロコンピュータの処理ループによる時間差が
ＰＷＭ出力波形に累積したものとなってしまっている。
−凱了Ｉ（
本発明はこのような点を考慮してなされたもので、Ｒｏ
向に予め格納されたＰＷＭデータにもとづいてマイクロ
コンピュータの制御下でインバータ制御をなす際、タイ
マ回路を用いた割込制御によりパルス変調を行なわせる
ことによって従来の欠点をなくすようにしたインバータ
制御装置を提供するものである。
向に予め格納されたＰＷＭデータにもとづいてマイクロ
コンピュータの制御下でインバータ制御をなす際、タイ
マ回路を用いた割込制御によりパルス変調を行なわせる
ことによって従来の欠点をなくすようにしたインバータ
制御装置を提供するものである。
１Ｌ戊
以下、添付図面を参照して本発明の一実施例について詳
述する。
述する。
本発明によるインバータ制御装置にあっては、第１図に
示すように、予め種々のＰＷＭ出力波形のデータが記憶
されているＲＯＭ１と、インバータの所定の出力電圧に
みあったＰＷＭデータをわす出してそれに対応するデー
タをＲＯＭ１から読み出すＣＰＵ、プログラム用ＲＯＭ
および制御用ＲＡ Ｍからなる制御回路２と、ＣＰＵの
クロックを分周して基準トリガ信号を発生するパルス発
振器３と、制御回路２を通してＲＯＭＩから読み出され
たＰＷＭデータに応じて基準１−リガ信号からの遅延動
作をそれぞれ適宜性なわせるタイマ回路４．５と、それ
ら各タイマ出力の論理処理をなして所定のＰＷＭ出力信
号を生ずる論理回路６とによって構成されている。なお
ＲＯＭＩ内には、第２図に示すように、予め正弦波の変
調信号Ａと三角波の搬送信号Ｂとを比較して得られたＰ
ＷＭ信号Ｃにおけるオン、オフの各種位相データがそれ
ぞれ格納されている。またパルス発振器３における基準
１〜リガ信号の周期は、一定周期の三角波の搬送信号Ｂ
に対応して設定されている。
示すように、予め種々のＰＷＭ出力波形のデータが記憶
されているＲＯＭ１と、インバータの所定の出力電圧に
みあったＰＷＭデータをわす出してそれに対応するデー
タをＲＯＭ１から読み出すＣＰＵ、プログラム用ＲＯＭ
および制御用ＲＡ Ｍからなる制御回路２と、ＣＰＵの
クロックを分周して基準トリガ信号を発生するパルス発
振器３と、制御回路２を通してＲＯＭＩから読み出され
たＰＷＭデータに応じて基準１−リガ信号からの遅延動
作をそれぞれ適宜性なわせるタイマ回路４．５と、それ
ら各タイマ出力の論理処理をなして所定のＰＷＭ出力信
号を生ずる論理回路６とによって構成されている。なお
ＲＯＭＩ内には、第２図に示すように、予め正弦波の変
調信号Ａと三角波の搬送信号Ｂとを比較して得られたＰ
ＷＭ信号Ｃにおけるオン、オフの各種位相データがそれ
ぞれ格納されている。またパルス発振器３における基準
１〜リガ信号の周期は、一定周期の三角波の搬送信号Ｂ
に対応して設定されている。
このように構成された本発明によるインバータ制御装置
の動作について以下説明する。
の動作について以下説明する。
いま例えば第３図に示すように、周波数１ＫＨ７の三角
波信号Ｂを周波数５０）１Ｚの正弦波Ａによりパルス幅
変調したときのＰ Ｗ Ｍ信号Ｃを得ようとする場合、
制御回路２の制御下においてＲＯＭ１からＰＷＭ信号Ｃ
におけるオン、オフの各時点ｔ ０ ｒ ｔ １． ＋
ｔ ２ ｒ ｔ ３ ｒ ・・に関する位相データの
読出しを行なわせる。しかして制御回路２はその読み出
されたデータに応じて、まずタイマ回路４に遅延時間Ｔ
ａｌのセラ１−をなしたのちパルス発振器３からの基準
トリガＴＧをタイマ回路４に与えてそのセット時間の遅
延動作を行なわせる。
波信号Ｂを周波数５０）１Ｚの正弦波Ａによりパルス幅
変調したときのＰ Ｗ Ｍ信号Ｃを得ようとする場合、
制御回路２の制御下においてＲＯＭ１からＰＷＭ信号Ｃ
におけるオン、オフの各時点ｔ ０ ｒ ｔ １． ＋
ｔ ２ ｒ ｔ ３ ｒ ・・に関する位相データの
読出しを行なわせる。しかして制御回路２はその読み出
されたデータに応じて、まずタイマ回路４に遅延時間Ｔ
ａｌのセラ１−をなしたのちパルス発振器３からの基準
トリガＴＧをタイマ回路４に与えてそのセット時間の遅
延動作を行なわせる。
その際、ｔｏ−ｔ１期間中はタイマ回路４の出力信号が
ハイレベル、タイマ回路５の出力信号がローレベルであ
り、その期間中論理回路６の出力がローレベルとなる。
ハイレベル、タイマ回路５の出力信号がローレベルであ
り、その期間中論理回路６の出力がローレベルとなる。
次に、タイマ回路４における第１回目の遅延動作が終了
すると、プログラム処理が割込ルーチンになる。その割
込ルーチンによすＣＰＵはタイマ回路４に次の遅延時間
Ｔ ａ ２のセットをなすとともに、タイマ回路５に遅
延時間Ｔｂｌのセラ１〜をそれぞれ行なわせる。しかし
て次の１−リガパルスが与えられることにより、タイマ
回路４，５が動作状態となって各セット時間に応じたト
リガパルスの遅延動作がそれぞれ行なわれる。その際、
各タイマ回路４，５の出力信号を論理回路６において処
理することにより、その論理回路６の出力はｔｌ−ｔ２
期間中ハイレベルとなる。またトリガパルスが発生して
タイマ回路４゜５が同時に動作を開始した時点で、ＣＰ
ｔＪのプロゲラ１１処理はそれまでの割込ルーチンを終
了する。
すると、プログラム処理が割込ルーチンになる。その割
込ルーチンによすＣＰＵはタイマ回路４に次の遅延時間
Ｔ ａ ２のセットをなすとともに、タイマ回路５に遅
延時間Ｔｂｌのセラ１〜をそれぞれ行なわせる。しかし
て次の１−リガパルスが与えられることにより、タイマ
回路４，５が動作状態となって各セット時間に応じたト
リガパルスの遅延動作がそれぞれ行なわれる。その際、
各タイマ回路４，５の出力信号を論理回路６において処
理することにより、その論理回路６の出力はｔｌ−ｔ２
期間中ハイレベルとなる。またトリガパルスが発生して
タイマ回路４゜５が同時に動作を開始した時点で、ＣＰ
ｔＪのプロゲラ１１処理はそれまでの割込ルーチンを終
了する。
なお、各タイマ回路４，５のセットがなされた後にトリ
ガパルスが与えられるようにプログラム設定されている
。以」二の動作をＲＯＭＩから読み出さ：１］、たデー
タにしたがって１０回くり返えして行なわせることによ
り、論理回路６の出力には第３図に示すように目的とす
るＰＷＭ信号Ｃと全く同じオン、オフのタイミングをも
った信号りが得られることになる。
ガパルスが与えられるようにプログラム設定されている
。以」二の動作をＲＯＭＩから読み出さ：１］、たデー
タにしたがって１０回くり返えして行なわせることによ
り、論理回路６の出力には第３図に示すように目的とす
るＰＷＭ信号Ｃと全く同じオン、オフのタイミングをも
った信号りが得られることになる。
したがってこのような論理回路６の出力信号りに応じて
第４図に示すインバータ回路における各制御トランジス
タＱ１〜Ｑ２の交互切換えを第５図に示すように行なわ
せることにより、その出力端ＯＵＴに一定電圧、一定周
波数の交流出力が得られるようになる。なおその場合、
ＰＷＭ信号の周波数が高いほどフィルタ設計が容易とな
る。またインバータ出力電圧の自動調整を行なわせるた
めに、その出力電圧をＡ／Ｄ変換した信号をＣＰＵ２に
与えることにより出力電圧の大きさを検知させ、その検
知結果に応じてインバータの出力を一定にするべくＲＯ
ＭＩから適宜データの読出しをなして前述のインバータ
制御を行なわせるようにしている。
第４図に示すインバータ回路における各制御トランジス
タＱ１〜Ｑ２の交互切換えを第５図に示すように行なわ
せることにより、その出力端ＯＵＴに一定電圧、一定周
波数の交流出力が得られるようになる。なおその場合、
ＰＷＭ信号の周波数が高いほどフィルタ設計が容易とな
る。またインバータ出力電圧の自動調整を行なわせるた
めに、その出力電圧をＡ／Ｄ変換した信号をＣＰＵ２に
与えることにより出力電圧の大きさを検知させ、その検
知結果に応じてインバータの出力を一定にするべくＲＯ
ＭＩから適宜データの読出しをなして前述のインバータ
制御を行なわせるようにしている。
このように本発明によるインバータ制御装置では、ＲＯ
Ｍに予め格納されたＰＷＭデータにもとづいてインバー
タ制御をなす際、マイクロコンピュータからなる制御回
路２の割込ルーチンによる制御下でそのＰＷＭデータに
したがって各タイマ回路４，５における遅延時間のセッ
トをなしたのちにトリガパルスを各タイマ回路４，５に
与えて所定のＰＷＭ信号を得るようにしているため、Ｐ
ＷＭ信号の作成時に制御回路２によるプログラムの関与
をなくすことができ、出力波形のデータ誤差およびマイ
クロコンピュータの処理ループによる時間差がＰＷＭ出
力波形に累積することがないような補正をなしながらの
制御を行なわせることができるようになる。なお、本発
明では純正弦波ｐ ｗ Ｍ方式にするために、ＰＷＭ信
号が搬送波としての三角波信号の周期を線対称として左
、右に多少異なるパルス幅となるようにしている。
Ｍに予め格納されたＰＷＭデータにもとづいてインバー
タ制御をなす際、マイクロコンピュータからなる制御回
路２の割込ルーチンによる制御下でそのＰＷＭデータに
したがって各タイマ回路４，５における遅延時間のセッ
トをなしたのちにトリガパルスを各タイマ回路４，５に
与えて所定のＰＷＭ信号を得るようにしているため、Ｐ
ＷＭ信号の作成時に制御回路２によるプログラムの関与
をなくすことができ、出力波形のデータ誤差およびマイ
クロコンピュータの処理ループによる時間差がＰＷＭ出
力波形に累積することがないような補正をなしながらの
制御を行なわせることができるようになる。なお、本発
明では純正弦波ｐ ｗ Ｍ方式にするために、ＰＷＭ信
号が搬送波としての三角波信号の周期を線対称として左
、右に多少異なるパルス幅となるようにしている。
肱米
以」ニ、本発明によるインバータ制御装置にあっては、
予め変調波と搬送波とから得られる所望の１”ＷＭ信号
におけるオン、オフの位相データを記憶する手段と、前
記搬送波に応じた一定周期の基準］−リガ信号を発生す
る手段と、前記記憶データに応じて互いに異なる遅延時
間がセットされて基準トリガ信号からの遅延動作をそれ
ぞＪｒ行なわせる少なくとも２回路構成からなるタイマ
手段と、それら各タイマ出力の処理をなして所望のＰＷ
Ｍ出力信号を生じさせる論理処理手段と、前記データの
読出しおよびタイマセットの各制御をなす手段とによっ
て構成されたもので、従来のようにＰＷＭ信号が作成さ
れる間マイクロコンピュータが専有されてしまうような
ことがなく、また出力波形のデータ誤差およびマイクロ
コンピュータの処理ループによる時間差がＰＷＭ出力波
形に累積するようなことを有効に防止することができる
という優れた利点を有している。
予め変調波と搬送波とから得られる所望の１”ＷＭ信号
におけるオン、オフの位相データを記憶する手段と、前
記搬送波に応じた一定周期の基準］−リガ信号を発生す
る手段と、前記記憶データに応じて互いに異なる遅延時
間がセットされて基準トリガ信号からの遅延動作をそれ
ぞＪｒ行なわせる少なくとも２回路構成からなるタイマ
手段と、それら各タイマ出力の処理をなして所望のＰＷ
Ｍ出力信号を生じさせる論理処理手段と、前記データの
読出しおよびタイマセットの各制御をなす手段とによっ
て構成されたもので、従来のようにＰＷＭ信号が作成さ
れる間マイクロコンピュータが専有されてしまうような
ことがなく、また出力波形のデータ誤差およびマイクロ
コンピュータの処理ループによる時間差がＰＷＭ出力波
形に累積するようなことを有効に防止することができる
という優れた利点を有している。
第１図は本発明の一実施例を示すブロック構成図、第２
図は変調波と搬送波とによって得られるＰＷＭ信号を示
す波形図、第３図は同実施例における各部信号のタイム
チャー１−１第４図はインバータ回路の構成例を示す電
気的結線図、第５図はインバータ回路における各制御用
トランジスタの動作を示すタイムチャートである。 １・・・ＲＯＭ ２・・・制御回路 ３・・・パルス発
振器４．５・・・タイマ回路 ６・−輪理回路出願人代
理人 鳥井 清
図は変調波と搬送波とによって得られるＰＷＭ信号を示
す波形図、第３図は同実施例における各部信号のタイム
チャー１−１第４図はインバータ回路の構成例を示す電
気的結線図、第５図はインバータ回路における各制御用
トランジスタの動作を示すタイムチャートである。 １・・・ＲＯＭ ２・・・制御回路 ３・・・パルス発
振器４．５・・・タイマ回路 ６・−輪理回路出願人代
理人 鳥井 清
Claims (1)
- 予め変調波と搬送波とから得られる所望のＰＷＭ信号に
おけるオン、オフの位相データを記憶する手段と、前記
搬送波に応じた一定周期の基準トリガ信号を発生する手
段と、前記記憶データに応じて互いに異なる遅延時間が
セットされて基準トリガ信号からの遅延動作をそれぞれ
行なわせる少なくとも２回路構成からなるタイマ手段と
、それら各タイマ出力の処理をなして所望のＰＷＭ出力
信号を生じさせる論理処理手段と、前記データの読出し
およびタイマセットの各制御をなす手段とによって構成
されたインバータ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58248841A JPS60134774A (ja) | 1983-12-23 | 1983-12-23 | インバ−タ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58248841A JPS60134774A (ja) | 1983-12-23 | 1983-12-23 | インバ−タ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60134774A true JPS60134774A (ja) | 1985-07-18 |
Family
ID=17184210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58248841A Pending JPS60134774A (ja) | 1983-12-23 | 1983-12-23 | インバ−タ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60134774A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4727468A (en) * | 1984-08-22 | 1988-02-23 | Kabushiki Kaisha Toshiba | Digital PWM control circuit |
| JPS6343571A (ja) * | 1986-08-06 | 1988-02-24 | Mitsubishi Electric Corp | インバ−タ装置 |
| JPH03148911A (ja) * | 1989-11-02 | 1991-06-25 | Victor Co Of Japan Ltd | 信号発生装置および信号発生装置を用いた送風装置 |
-
1983
- 1983-12-23 JP JP58248841A patent/JPS60134774A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4727468A (en) * | 1984-08-22 | 1988-02-23 | Kabushiki Kaisha Toshiba | Digital PWM control circuit |
| JPS6343571A (ja) * | 1986-08-06 | 1988-02-24 | Mitsubishi Electric Corp | インバ−タ装置 |
| JPH03148911A (ja) * | 1989-11-02 | 1991-06-25 | Victor Co Of Japan Ltd | 信号発生装置および信号発生装置を用いた送風装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60134774A (ja) | インバ−タ制御装置 | |
| JPH0468867B2 (ja) | ||
| JP2003088131A (ja) | Ｐｗｍ回路およびこのｐｗｍ回路を用いたインバータ装置 | |
| JPS59209078A (ja) | インバ−タ点弧制御回路 | |
| JP3777242B2 (ja) | モータ制御装置 | |
| JP2773546B2 (ja) | パルス発生回路 | |
| JPH0219021A (ja) | ディジタルパルス幅変調回路 | |
| JP2893753B2 (ja) | パルス幅変調インバータ制御装置 | |
| JPH0251295B2 (ja) | ||
| JP2719927B2 (ja) | インバータのｐｗｍ波形制御方法 | |
| JPH05303444A (ja) | クロック信号供給装置 | |
| JPH0341815A (ja) | パルス幅変調波形発生回路 | |
| JPH0535359A (ja) | クロツク発振器 | |
| JP2710661B2 (ja) | Ｐｗｍインバータの制御装置 | |
| JPS6076807A (ja) | クロツク整形回路 | |
| JPH0217976B2 (ja) | ||
| JPS6359017A (ja) | パルス発生回路 | |
| JPS6347083Y2 (ja) | ||
| JP2703394B2 (ja) | 回転磁気ヘッド装置 | |
| JPH049336B2 (ja) | ||
| SU1437956A1 (ru) | Управл емый задающий генератор дл тиристорного инвертора | |
| SU472335A1 (ru) | Программное временное устройство | |
| SU1672572A1 (ru) | П тикомандный дешифратор дл радиоуправл емой модели | |
| JP2754654B2 (ja) | マイクロコンピュータの出力制御回路 | |
| JPH0469068A (ja) | 正弦波近似パルス幅変調信号発生装置 |