JPH0464431B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は例えばロジツク用ICの試験装置に
用いられ、トリガクロツクが入力されるごとに設
定された数の複数のクロツク（マルチクロツク）
を発生するマルチクロツク発生装置に関する。

〈背景〉 従来のIC試験装置においてタイミング発生器
から発生するクロツクは１試験サイクル
（1RATE）中に１個のみであつた。しかし最近、
1RATE中に複数のクロツク（マルチクロツク）
を発生してIC試験を効率的に行うことが提案さ
れている。

〈発明の概要〉 この発明の目的は例えばIC試験に用いるため
のマルチクロツクを発生するために用いられ、１
トリガクロツクに対して設定した複数のマルチク
ロツクを発生する具体的手段を提供することにあ
る。

この発明によればトリガクロツクが入力される
とその前縁及び後縁が検出され、その前縁の検出
タイミングで第１発振器が発振開始され、後縁の
検出タイミングで第２発振器が第１発振器と同一
周波数で発振を開始する。これら第１、第２発振
器の発振出力はフリツプフロツプに入力されてそ
の一方の発振出力で前縁が決定され、他方の発振
出力で後縁が決定されたマルチクロツクが出力さ
れる。このマルチクロツクはカウンタにより計数
され、そのカウンタが設定された数だけクロツク
を数えると上記第１、第２発振器の発振を停止さ
せる。このようにしてトリガクロツクが入力され
ると設定されたクロツク数と同数のマルチクロツ
クを出力する。この場合第１、第２発振器として
は同一周波数で発振するが、外部より発振周波数
を設定できるように構成され、同一設定周波数デ
ータによつて同一発振が得られるようにすること
ができる。

〈実施例〉 以下この発明によるマルチクロツク発生装置を
図面を参照して説明しよう。第１図において端子
１１からはトリガクロツクが入力され、これは例
えばIC試験装置内のタイミング発生器より
1RATEに一つ発生する従来のクロツクであり、
このトリガクロツクはスイツチ１２を通じて前縁
検出用微分回路１３に入力されると共に後縁検出
用微分回路１４に供給される。これら微分回路１
３，１４においてトリガクロツクは微分され、そ
の前縁、後縁とそれぞれ一致したパルスが作られ
る。

これら微分回路１３，１４の出力は発振制御回
路１５を通じて発振器１６及び１７に供給され
る。発振器１６，１７は、それぞれ端子１８より
前記タイミング発生器からの基準クロツクが入力
され、これを基準として微分回路１３，１４の出
力パルスによつて発振を始め、その発振周期は周
期設定レジスタ１９より与えられているデータと
対応したものである。発振器１６，１７の発振出
力はフリツプフロツプ２１へ供給され、その一方
の発振器１６により前縁が決定され、他方の発振
器１７により後縁が決定された出力パルスがフリ
ツプフロツプ２１より得られる。フリツプフロツ
プ２１の出力パルスはマルチクロツクとして端子
２２へスイツチ２３を通じて出力される。

このフリツプフロツプ２１より発生するマルチ
クロツクの数がカウンタ２４により計数される。
この例ではマルチクロツクの後縁を決定する発振
器１７の出力をカウンタ２４で計数する。カウン
タ２４がクロツク数設定レジスタ２５に設定され
た数にだけマルチクロツク数を計数すると、これ
が検出回路２６で検出され、その検出出力は発振
制御回路１５を通じて発振器１６，１７の発振を
停止する。

例えば第２図Ａに示すようにトリガクロツク
TCが端子１１に与えられると、微分回路１３に
よりそのトリガクロツクTCの前縁が検出されて
第２図Ｂに示すパルスを出力し、また微分回路１
４よりトリガクロツクTCの後縁を検出して第２
図Ｃに示すように後縁と対応したタイミングのパ
ルスを発生する。この微分回路１３の出力パルス
は発振制御回路１５を通じて発振器１６に与えら
れ、発振器１６は周期設定レジスタ１９によつて
設定されたデータに応じた周波数で第２図Ｄに示
すように発振を開始する。同様に発振器１７は微
分回路１４の出力パルスによつて第２図Ｅに示す
ように発振を開始する。従つてこれら発振器１
６，１７の発振周期（周波数）は同一であつてそ
の位相はトリガクロツクTCの幅Ｗだけ隔たつて
いるものである。

発振器１６の出力によつてフリツプフロツプ２
１がセツトされ、発振器１７の出力によつてフリ
ツプフロツプ２１がリセツトされ、フリツプフロ
ツプ２１から第２図Ｆに示すようにトリガクロツ
クのパルス幅Ｗと一致し、周期が発振器１６，１
７の発振周期と一致したマルチクロツクが出力さ
れ、これが端子２２へ供給される。一方カウンタ
２４はダウンカウンタとして構成され、微分回路
１３の出力パルスによつてクロツク数設定レジス
タ２５の出力がカウンタ２５にセツトされ、例え
ば第２図の例では第２図Ｇに示すように設定クロ
ツク数４がセツトされる。このカウンタ２４は発
振器１７の出力パルスをダウンカウントし、従つ
て発振器１７がパルスを出力するごとに第２図Ｇ
に示すようにそのカウンタ２４の内容は減少す
る。設定した数、つまりレジスタ２５の出力デー
タが示す数だけマルチクロツクをカウンタ２４が
計数すると、この例では四つ計数するとダウンカ
ウンタ２４の内容がゼロとなり、これがゼロ検出
回路２６で検出され、その出力は第２図Ｈに示す
ように高レベルから低レベルに変る。

この検出回路２６が低レベルとなつたことによ
り発振制御回路１５が制御されて発振器１６，１
７の発振が停止される。このようにして端子１１
からトリガクロツクが入力されるごとにこの例で
は端子２２に４個のマルチクロツクが得られる。
トリガクロツクは1RATEに１個発生するのみで
あるが、1RATEに４個のマルチクロツクを発生
させることができ、しかもこのマルチクロツクの
数はクロツク数設定レジスタ２５よりカウンタ２
４に出力する設定数を変えることにより自由に変
更することができる。

なおこの例では図に示してない制御部からデー
タバス２７を通じてレジスタ１９や２５に対して
その周期データやクロツク数を設定することがで
き、かつこの場合アドレスをレジスタ１９，２５
に与え、アドレスによつてレジスタ１９，２５中
４つのデータ中の１つを選択することができる。
その選択は例えばデータバス２７内の２本の線を
用いてアドレスをレジスタ１９，２５に与え、デ
ータバス２７内の他の線を用いてデータをレジス
タ１９或は２５に与え、必要に応じて設定データ
の桁数が多い場合はデータバス２７を利用して複
数回にわたつてデータの設定を行う。このように
４種類のデータをレジスタ１９，２５に設定して
おき、動作中において実時間でこれらレジスタ１
９，２５に与えられるアドレスA₀，A₁を変更す
ることによつて発生するマルチクロツクの数やそ
の周波数を変更することができる。

第２図から判るように発生されるマルチクロツ
クのパレス幅Ｗは入力されるトリガクロツクTC
のパルス幅Ｗと一致しており、つまりこのマルチ
クロツクのオンタイムは入力クロツクのパルス幅
Ｗと一致し、オフタイムは発振器の発振周期から
Ｗを差し引いた値Ｄである。よつて発振器１６，
１７の発振周期を大きくすればオフタイムＤも大
きくなり、発振周期を小さくすればオフタイムＤ
も小さくなる。なおオンタイムＷの制御はトリガ
クロツクTCの幅Ｗを変更して行い、これは端子
１１に与えるトリガクロツクを与えるタイミング
発生器（図示せず）において行う。また1RATE
の開始よりトリガクロツクTCが発生するまでの
位相Ｐも前記タイミング発生器において変更する
ようになされる。これらＷ，Ｐの変更は従来のタ
イミング発生器において用意されているものであ
る。またマルチクロツクとして発生しない場合は
第１図においてスイツチ１２及び２３をオフと
し、かつスイツチ２８をオンとして端子１１より
のトリガクロツクが端子２２へ直接供給するよう
にすればよい。

発振器１６，１７はこの例では同一データによ
つてその発振周波数が決定され、同一構成とされ
ている。例えば第３図に示すように構成され、微
分回路１３の出力パルスがオアゲート３１を通じ
てＤ形フリツプフロツプ３２のデータ端子D₂に
入力されると、この状態で端子１８からの例えば
50MHzの基準クロツクが増幅器３４を通じてフリ
ツプフロツプ３２のクロツク端子に入力され、こ
れによりその出力が遅延回路３５、アンド回路
３６，３７を通じてデータ端子D₁に帰還される。
この結果、周期8ns秒の発振がフリツプフロツプ
３２及び遅延回路３５を含む帰還ループによつて
構成される。

この8ns秒の発振出力はフリツプフロツプ３８
に供給されて２分周され、従つて16ns秒の出力と
なる。この16ns秒の出力はカウンタ３９において
カウントされ、このカウンタ３９はダウンカウン
タとして構成される。微分回路１３の出力パルス
が発生すると、これがオア回路１３を通じてカウ
ンタ３９のセツト端子に与えられて、設定レジス
タ２５中の上位ビツト部分がカウンタ３９に設定
される。つまり周期設定レジスタ２５に設定した
周期中の重みが16ns秒よりも大きな単位のデータ
がレジスタ２５ａからカウンタ３９に設定され、
16ns秒よりも小さな単位の部分は周期設定レジス
タ２５中のレジスタ２５ｂよりデコーダ４１に与
えられる。

この例では発振周期を2ns秒の精度で設定する
ことができるようにされた場合であつて、レジス
タ２５ｂより４ビツトのデータが出力され、その
４ビツトのうち重みが1ns秒、2ns秒、4ns秒の３
ビツトはデコーダ４１に供給され、8ns秒のビツ
トはゲート４２，４３に供給され、ゲート４２，
４３の何れかが開かれる。またデコーダ４１の出
力はその内容によつて四つの出力端子の一つにデ
コードされ、それぞれゲート４４，４５，４６，
４７に供給される。ゲート４４，４５，４６，４
７の各出力はそれぞれ0ns秒の遅延回路４８、2ns
秒の遅延回路４９、4ns秒の遅延回路５１、6ns秒
の遅延回路５２を通じてオアゲート５３へ供給さ
れる。ゲート４２の出力は8ns秒の遅延回路５４
を通じてオアゲート５５に供給され、ゲート４３
の出力はそのままオアゲート５５に供給され、オ
アゲート５５の出力はゲート４４乃至４７に供給
される。

ダウンカウンタ３９に、周期設定レジスタ２５
のデータの上位データがレジスタ２５ａより設定
され、その値が１６ns秒ごとに順次ダウンカウン
トされ、カウンタ３９の内容がゼロになると、そ
の出力はゲート５６に供給される。周期設定レジ
スタ２５の16ns秒以下のデータが０の場合は、ゲ
ート５６の出力はゲート４３，５５，４４、遅延
回路４８、オアゲート５３、アンドゲート５７、
オアゲート３１を通じてフリツプフロツプ３２の
データ端子D₂に供給される。これよりまた新た
に発振を開始する。

従つて発振器１６は周期設定データ２５に設定
した値に応じた周期（周波数）で発振するが、こ
の周期設定データの16ns秒以下のデータが０でな
いが8ns秒以下の場合はカウンタ３９の出力はゲ
ート５６よりゲート４３を通じ、更にオアゲート
５５を通じる。その8ns秒以下のデータ、例えば
4ns秒の場合はゲート４４〜４７中のゲート４６
のみが開かれ、ゲート５５の出力はゲート４６を
通じ遅延回路５１で4ns秒遅延されてオアゲート
５３に供給される。設定周期データの16ns秒以下
のデータが8ns秒から16ns秒の間の場合はゲート
５６の出力はゲート４２，遅延回路５４を通じ、
オアゲート５５を通じゲート４４乃至４７に与え
られる。遅延回路５４の8ns秒の遅延と遅延回路
４８乃至５２の何れかの遅延とが加えられ、その
遅延だけゲート５６の出力を受けてオアゲート５
３に与えられる。

このようにして発振周期を2ns秒の精度で設定
することができる。なおカウンタ３９の出力が発
生するごとにゲート５６の出力が発振停止回路５
８にも供給される。ゲート５６の他方の入力にフ
リツプフロツプ３２のＱ出力が与えられており、
カウンタ３９の出力ごとに発振停止回路５８を通
じてゲート３７が閉められ、フリツプフロツプ３
２の遅延回路３５を通じる発振が停止され、オア
ゲート３１よりの出力がデータ端子D₂に与えら
れて再び発振を開始するようにしている。フリツ
プフロツプ３２のデータ端子D₁，D₂は内部でそ
の入力が論理和されている。発振回路１７に対し
てレジスタ２５ａの出力やデコーダ４１、更にレ
ジスタ２５ｂの8ns秒を示すビツトがそれぞれ与
えられている。

またこの例ではオアゲート３１の出力はフリツ
プフロツプ２１のセツト端子に与えられてフリツ
プフロツプ２１がセツトされ、そのＱ出力が高レ
ベルとなり、発振器１７の出力によりフリツプフ
ロツプ２１のクロツク端子が駆動されてそのデー
タ端子Ｄに与えられている低レベル“０”が読込
まれてフリツプフロツプ２１がリセツトされるよ
うにされている。またクロツク数カウンタ２４が
設定したクロツク数を数えると検出回路２６の出
力が低レベルとなり、ゲート３６及び５７が閉じ
るように構成される。端子１１にトリガクロツク
が与えられてカウンタ２４に設定クロツク数が設
定されると検出回路２６の出力が高レベルとなつ
てゲート３６，５７が開いて発振が可能となるよ
うにされている。つまり第１図中の発振制御回路
１５は第３図において発振器１６に対してはゲー
ト３６，５７として構成されている。

この発生したマルチクロツク数を数えて発振の
停止制御を行うものであるからこのようにマルチ
クロツクの後縁を決定する発振器１７の出力パル
スを数える場合に限らず、フリツプフロツプ２１
の出力パルスを直接数えてもよいし、また発振器
１６のパルスを数えてもよい。しかしその出力し
たマルチクロツク数が丁度設定したクロツク数と
なつて発振を停止する点から、後縁を決定する発
振器１７、或はフリツプフロツプ２１の出力を計
数すると回路の設計が容易となる。つまり発振器
１６の出力を計数して発振を停止する場合は設定
数を計数した後に発振器１７の出力が１個発生し
てから発振の停止をする必要があり、トリガクロ
ツクのパルス幅が一定の場合は容易であるが、こ
れが変化する場合は回路が多少複雑となる。

〈効果〉 以上述べたようにこの発明のマルチクロツク発
生装置によればトリガクロツクが与えられるごと
に設定されたクロツク数のマルチクロツクを発生
することができて頗る便利であり、しかも発振器
を二つ利用し、同一周波数を発振させることによ
つてその発振を同一データで設定することができ
る。このデータの設定は発振周期の変更とオフタ
イムの設定とに利用され、設定データの数が少な
くて済む。

先の例の場合にはクロツク数データや周期デー
タを複数組データレジスタに用意しておき、実時
間でこれらを変えながら各種のマルチクロツクを
出力することができる。またオンタイム，オフタ
イムを独立に任意に設定することができる。

なおクロツク数の設定は先に述べたようにダウ
ンカウンタを用いる場合に限らず、クロツク数カ
ウンタ２４としてアツプカウンタを用いて計数し
た値が設定した値と一致したら検出回路２６より
出力を発生したり、或はカウンタの最大値に対し
て補数関係となるようにクロツク数を設定し、そ
の値よりマルチクロツクをアツプカウントし、カ
ウンタ２４がオーバーフローした時に発振停止制
御をするようにすることもできる。またこのマル
チクロツクの発生は周期的に入力されるトリガク
ロツクに対して応答させるのみならず、非周期に
到来するトリガクロツク、あるいは単発だけのト
リガクロツクに対してマルチクロツクを発生する
場合にも適用できる。

【図面の簡単な説明】

第１図はこの発明によるマルチクロツク発生装
置の一例を示すブロツク図、第２図はその動作の
説明に供するためのタイムチヤート、第３図は発
振器１６の具体例を示す論理回路図である。 １１：トリガクロツク入力端子、１３：前縁検
出用微分回路、１４：後縁検出用微分回路、１
５：発振制御回路、１６，１７：発振器、１９：
周期データ設定レジスタ、２１：フリツプフロツ
プ、２２：マルチクロツク出力端子、２４：カウ
ンタ、２５：クロツク数設定レジスタ。

Claims (1)

1. 【特許請求の範囲】 １ 入力されたトリガクロツクの前縁を検出する
   前縁検出手段と、上記トリガクロツクの後縁を検
   出する後縁検出手段と、上記前縁検出手段の検出
   タイミングで発振を開始する第１発振器と、上記
   後縁検出手段の検出タイミングで、上記第１発振
   器と同一周波数で発振を開始する第２発振器と、
   これら第１、第２発振器の出力が入力され、その
   一方で前縁が他方で後縁が決定されるマルチクロ
   ツクを出力するフリツプフロツプと、そのフリツ
   プフロツプから発生したマルチクロツクの数を計
   数するカウンタと、そのカウンタが設定されたク
   ロツク数を計数したことを検出して上記第１、第
   ２発振器の発振を停止させるクロツク数設定手段
   とを具備するマルチクロツク発生装置。 ２ 上記第１、第２発振器は設定された周波数を
   示す同一データによつて同一周波数で発振するも
   のである特許請求の範囲第１項記載のマルチクロ
   ツク発生装置。