KR0153601B1 - 프리런닝 루프회로 - Google Patents

Abstract

프리런닝 루프를 이용한 발진회로에서 온도나 주변상황에 따라 소자 딜레이가 변화하여도 안정적으로 클럭을 발생하기 위해 프리런닝 탭 0-n 타이밍신호를 발생하여 탭 0의 신호를 카운트하여 루프갯수를 계산하여 래치하고, 이와 현재 루프갯수를 감산하여 전체프리런닝루핑속도를 결정하며, 이를 이용하여 정규화된 수정된 출력값을 발생하고, 이에 의해 출력 루프갯수와 상기 수정된 데이타값과 비교하여 수정된 데이타의 위치를 비교기를 통하여 출력하도록 구성되어 있다.

Description

프리런닝 루프회로

제1도는 본 발명에 따른 블럭도.

제2도는 제1도의 프리런닝루프(101)의 구체회로도.

제3도는 본 발명에 따른 프리런닝루핑을 위한 동작 파형도.

본 발명은 통상 100MNZ 이상의 클럭을 요구하여 고속으로 동작하는 회로에 관한 것으로, 특히 소자의 딜레이가 변화하여도 안정되게 프리런닝루프의 출력을 사용할 수 있도록 하는 프리런닝루프회로에 관한 것이다.

일반적으로 프리런닝필터에서 100MHZ이상의 클럭을 사용하는데 있어 현재 크리스탈 발진기로는 불가능하므로 소자간의 딜레이를 사용하여 100MHZ 이상의 클럭을 발생토록 구성한다. 그러나 이 방법은 온도나 주변상황에 따라 소자간 딜레이가 변화하여서 안정된 클럭을 얻을 수 없었다.

따라서 본 발명의 목적은 프리런닝루프를 이용한 발진회로에서 온도나 주변상황에 따라 소자 딜레이가 변화하여도 안정적으로 발진된 클럭을 발생하는 회로를 제공함에 있다.

이하는 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제1도는 본 발명에 따른 회로도로서, 프리런닝 탭0-n 타이밍신호를 발생하는 프리런닝루프회로(101)와, 상기 프리런닝루프회로(101)의 탭0의 신호를 카운팅하여 루프갯수를 계산하는 루프갯수카운터(102)와, 상기 루프갯수 카운터(102)에서 카운트된 루프갯수를 래치하는 래치(103)와, 상기 래치(103)에서 래치된 루프갯수에서 상기 루프카운터(102)의 출력 현재 루프갯수를 감산하여 전체프리런닝루핑속도를 결정하는 뺄셈기(104)와, 상기 뺄셈기(104)의 전체 프리 런닝루프의 루핑속도결정출력과 입력 데이타단(113)의 출력을 곱하여 정규화된 수정된 출력값을 발생하는 곱셈기(105)와, 상기 프리런닝 루프회로(101)의 출력탭0-n값 및 상기 루프카운터(102)의 출력 루프갯수와 상기 곱셈기(105)의 수정된 데이타값과 비교하여 수정된 데이타의 위치를 출력하는 비교기(106)로 구성된다.

제2도는 제1도의 프리런닝 루프회로(101)의 구체회로도로서, 리세트단(203)의 리세트신호와 딜레이 라인 인버터들(201)의 출력을 앤드게이트(202)에서 논리곱하고, 각 인버터(201)의 출력을 통해 탭0-탭n신호를 발생토록 구성되어 있다.

제3도는 제2도의 인버터(201)들의 탭0-탭n신호 파형예시도이다.

따라서 본 발명의 구체적 일실시예를 제1도-제3도를 참조하여 상세히 설명하면, 제1도의 전체 블럭도의 프리런닝루프회로(101)에서 발생한 탭0는 프리런닝루프가 1회전할 때마다 루프갯수 카운터(102)를 사용하여 루프갯수를 만들어서 래치(103)를 통하여 x분주 클럭후의 루프갯수와 현재의 루프갯수를 뺄셈기(104)를 통하여 뺄셈을 행한다. 이는 x클럭 동안의 프리런닝 루프회로(101)의 회전수를 의미하게 되므로, 이는 전체 프리런닝 루프회로(101)의 루프 스피드를 결정하게 된다. 입력데이타 m비트와 루프스피드를 곱셈기(105)를 거치게 되면 정규화된 출력인 수정된 데이타 m비트를 얻는다. 예를 들어, 입력 데이타가 0.3이고 루프스피드가 30이면 수정된 데이타는 9가 된다. 이에 반해 온도등의 영향으로 프리런닝루프회로(101)가 고속발진을 한다면, 루프스피드는 이전의 30인 값보다 큰 값을 가지게 된다. 그 값을 50이라 하자. 입력 데이타 0.3인 값과 루프스피드 50을 곱셈기(105)에서 곱셈과정을 거치게 되면 수정된 데이타 15를 얻게 된다. 상기 수정된 데이타 9와 15의 의미는 루핑속도가 작을 때인 수정된 데이타 9는 작은 루프갯수와 탭(n:0)에서 출력을 내며, 루프 스피드가 큰 때인 수정된 데이타 15는 큰 루프갯수와 탭(n:0)에서 출력을 낸다. 따라서 프리런닝 루프회로(101)가 저속으로 발진하는 경우에는 적은수의 수정된 n값을 얻게 되므로 비교기(106)에서 루프갯수와 탭(n:0)를 이용하여 수정된 데이타와 비교하면 고속으로 발진하는 경우의 큰수의 수정된 n값보다 작은 루프갯수와 탭(n:0)에서 출력을 얻게 된다. 제2도의 제1도의 프리런닝 루프회로(101)는 앤드게이트(202)를 이용하여 프리런닝루프를 리세트단(203)의 리셋신호를 이용하여 초기화하며, 초기화 이후의 동작은 인버터(201)의 딜레이 차이를 이용하여 인접 소자들은 딜레이 차이를 두고, 1인 상태와 0인 상태를 반복하게 된다. 탭(n)부터 탭0의 값은 제3도에서와 같은 타이밍을 갖게 된다. 제2도의 프리런닝 루프회로(101)에서 발생된 탭n-탭0는 기존의 크리스탈 클럭으로는 발진이 불가능한 고속발진의 출력값이다. 본 발명에서는 안정된 출력을 얻기 위하여 탭0를 루프갯수 카운터(102)를 사용하여 탭0의 갯수를 만들며, 상기 루프갯수는 x분주 클럭을 이용하여 래치(103)에서 래치된다. 이는 외부 클럭 이전의 루프수를 뺄셈기(104)를 거치게 되면 x클럭 동안의 평균루핑속도를 발생하게 된다. 상기 루핑속도를 사용하여 입력 데이타와 곱셈기(105)에서 곱으로써 정규화된 데이타인 수정된 데이타를 얻게 된다. 이는 프리런닝 루프와 무관하게 입력되는 입력 데이타를 현재의 프리런닝루프의 발진속도로 정규화하는 것이며, 이를 통하여 주변 온도등으로 인한 프리런닝 루프내의 딜레이소자(201)의 딜레이 값의 변화에도 안정적으로 입력 데이타를 출력할 수 있다. 상기 수정된 데이타를 비교기(106)에서 루프갯수와 탭(n:0)의 값을 비교하면, 입력 데이타 m비트의 위치에 출력 데이타를 얻을 수가 있다. 상기 비교기(106)에서 입력데이타의 상위비트는 루프갯수와 비교하며, 하위비트는 탭(n:0)와 비교하여 출력값을 얻게 된다.

상술한 바와 같이 종래의 프리런닝 루프회로를 이용한 고속 발진회로에서는 주변상황에 따라 변화하는 소자 딜레이로 인하여 고속 클럭을 안정적으로 사용할 수가 없었으나 본 발명에서는 현재의 프리런닝 루프회로의 동작속도를 계산하고, 이를 이용하여 입력 데이타를 동작속도에 따라 정규화 하였기 때문에 딜레이 소자의 변화에도 불구하고 고속 발진신호를 안정적으로 제공할 수 있는 이점이 있다.

Claims (2)

1. 프리런닝 루프회로에 있어서, 프리런닝 탭0-n 타이밍신호를 발생하는 프리런닝 루프회로(101)와, 상기 프리런닝 루프회로(101)의 탭0의 신호를 카운트하여 루프갯수를 계산하는 루프갯수카운터(102)와, 상기 루프갯수카운터(102)에서 카운트된 루프갯수를 래치하는 래치(103)와, 상기 래치(103)에서 래치된 루프갯수에서 상기 루프카운터(102)의 출력 현재 루프갯수를 감산하여 전체프리런닝루핑속도를 결정하는 뺄셈기(104)와, 상기 뺄셈기(104)의 전체 프리 런닝루프의 루핑속도결정출력과 입력 데이타단(113)의 출력을 곱하여 정규화된 수정된 출력값을 발생하는 곱셈기(105)와, 상기 프리런닝 루프회로(101)의 출력탭0-n값 및 상기 루프카운터(102)의 출력 루프갯수와 상기 곱셈기(105)의 수정된 데이타값과 비교하여 수정된 데이타의 위치를 출력하는 비교기(106)로 구성됨을 특징으로 하는 프리런닝 루프회로.
2. 제1항에 있어서, 프리런닝 루프회로(101)가 리세트단(203)의 리세트신호와 딜레이라인 인버터들(201)의 출력을 앤드게이트(202)에서 논리곱하고, 각 인버터(201)의 출력을 통해 탭0-탭n신호를 발생토록 구성됨을 특징으로 하는 프리런닝 루프회로.