HU218125B - Eljárás és digitális fázisdetektor fáziseltérés meghatározására - Google Patents
Eljárás és digitális fázisdetektor fáziseltérés meghatározására Download PDFInfo
- Publication number
- HU218125B HU218125B HU9601788A HU9601788A HU218125B HU 218125 B HU218125 B HU 218125B HU 9601788 A HU9601788 A HU 9601788A HU 9601788 A HU9601788 A HU 9601788A HU 218125 B HU218125 B HU 218125B
- Authority
- HU
- Hungary
- Prior art keywords
- counter
- signal
- phase
- value
- rate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 9
- 230000010363 phase shift Effects 0.000 claims abstract description 10
- 230000000052 comparative effect Effects 0.000 claims description 22
- 238000013139 quantization Methods 0.000 abstract description 7
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000004364 calculation method Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000033764 rhythmic process Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
- G01R25/04—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents involving adjustment of a phase shifter to produce a predetermined phase difference, e.g. zero difference
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
- G01R25/08—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents by counting of standard pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Measuring Phase Differences (AREA)
Abstract
A találmány tárgya eljárás és digitális fázisdetektor fáziseltérésmeghatározására. Az eljárás során a vonatkoztatási ütem (RT) és azösszehasonlító ütem (VT) időben egymást követő impulzusaiból start- ésstopjeleket (START, STOP) generálnak, a startjel (START) és az aztkövető stopjel (STOP) közötti időablakban lévő számlálóütem (ZT)impulzusait számlálják, ahol a számláló (Z) számlálási értéke a (ZW)vonatkoztatási ütem (RT) és az összehasonlító ütem (VT) közöttifáziseltolás mértéke, és a vonatkoztatási ütemhez (RT) képest sietővagy késő összehasonlító ütemből (VT) egy előjel-információt nyernek,ahol a találmány szerint a számlálási értékhez (ZW) egy állandót adnakhozzá, és az eredő értékhez hozzárendelik az előjel-információt. Avonatkoztatási ütem (RT) és egy összehasonlító ütem (VT) közöttifáziseltérés meghatározására alkalmas digitális fázisdetektornak avonatkoztatási ütem (RT) és az összehasonlító ütem (VT) időben egymástkövető impulzusaiból start- és stopjeleket (START, STOP) generáló elsőlogikai áramköre (STA, STO), a startjel (START) és a stopjel (STOP)közötti időablakban egy számlálóütem (ZT) impulzusait számláló és azígy meghatározott számlálási értékkel (ZW) a vonatkoztatási ütem (RT)és az összehasonlító ütem (VT) közötti fáziseltérést kifejezőszámlálója (Z), a vonatkoztatási ütemhez (RT) képest siető vagy későösszehasonlító ütemből (VT) előjel-információt képező második logikaikapcsolása (VZ) van, amelyre a találmány szerint az jellemző, hogy aszámláló (Z) számlálási értékéhez (ZW) egy állandót hozzáadó és azeredő értékhez az előjel-információt hozzárendelő számítóegysége (MP)is van. ŕ
Description
A leírás terjedelme 10 oldal (ezen belül 5 lap ábra)
HU 218 125 Β követő impulzusaiból start- és stopjeleket (START, STOP) generáló első logikai áramköre (STA, STO), a startjel (START) és a stopjel (STOP) közötti időablakban egy számlálóütem (ZT) impulzusait számláló és az így meghatározott számlálási értékkel (ZW) a vonatkoztatási ütem (RT) és az összehasonlító ütem (VT) közötti fáziseltérést kifejező számlálója (Z), a vonatkoztatási ütemhez (RT) képest siető vagy késő összehasonlító ütemből (VT) előjel-információt képező második logikai kapcsolása (VZ) van, amelyre a találmány szerint az jellemző, hogy a számláló (Z) számlálási értékéhez (ZW) egy állandót hozzáadó és az eredő értékhez az előjel-információt hozzárendelő számítóegysége (MP) is van.
A találmány tárgya egyrészt eljárás fáziseltérés meghatározására, különösen egy vonatkoztatási ütem és egy összehasonlító ütem közötti fáziseltérés meghatározására, amelynek során a vonatkoztatási ütem és az összehasonlító ütem időben egymást követő impulzusaiból start- és stopjeleket generálnak, a startjel és az azt követő stopjel közötti időablakban lévő számlálóütem impulzusait számlálják, ahol a számláló számlálási értéke a vonatkoztatási ütem és az összehasonlító ütem közötti fáziseltolás mértéke, és a vonatkoztatási ütemhez képest siető vagy késő összehasonlító ütemből egy előjelinformációt képeznek.
A találmány tárgya másrészt digitális fázisdetektor egy vonatkoztatási ütem és egy összehasonlító ütem közötti fáziseltérés meghatározására, amelynek a vonatkoztatási ütem és az összehasonlító ütem időben egymást követő impulzusaiból start- és stopjeleket generáló első logikai áramköre, a startjel és a stopjel közötti időablakban egy számlálóütem impulzusait számláló és az így meghatározott számlálási értékkel a vonatkoztatási ütem és az összehasonlító ütem közötti fáziseltérést kifejező számlálója, a vonatkoztatási ütemhez képest siető vagy késő összehasonlító ütemből előjel-információt képező második logikai kapcsolása van.
N. Nessler és D. Fritz: „Ein digitales Phasenmessgerát (Digitális fázismérő készülék)”, ELEKTRONIK. 1974, 9. füzet, 23. kötet 319. oldal publikációjából ismert egy fázismérő készülék, amely egy, a bevezetőleg leírt típusú digitális fázisdetektort tartalmaz.
R. Best: „Theorie und Anwendungen des Phaselooked Loops (A fáziszárt hurkok elmélete és alkalmazásai)”, AT-Verlag Aarau, Stuttgart, 4. Auflage, 1987, 46, 31/3 kép publikációjából ismert egy digitális fázisdetektor, amely magában foglal eszközöket és egy számlálót. Az eszközök egy vonatkoztatási ütem és egy összehasonlító ütem időben egymást követő impulzusaiból start- és stopjeleket generálnak. A számláló egy startjel és az azt követő stopjel közötti időablakban lévő számlálóütem impulzusait számlálja, ahol a számláló számlálási értéke a vonatkoztatási ütem és az összehasonlító ütem közötti fáziseltolás mértéke. Ennek a fázisdetektomak az a hátránya, hogy a kvantálási hibák miatt a nagyon kis fáziseltéréseket nem ismeri fel.
Tietze/Schenk: „Halbleiter-Schaltungstechnik (Félvezető-kapcsolástechnika)”, Springer-Verlag Berlin, Heidelberg, 10. Auflage, 1993, 962 publikációjában egy analóg fázisdetektor lett közzétéve, amely egy előjeles kimenőjelet szolgáltat. Ez a kimenőjel egy négyszögimpulzus, amelynek szélessége arányos a fáziskülönbséggel, és amplitúdója negatív fáziskülönbség esetén negatív.
Találmányunk célja olyan fáziseltérés meghatározására alkalmas eljárás és digitális fázisdetektor megadása, amelynek nagy a fázisfelbontása.
Ezt a feladatot a találmány értelmében olyan eljárással oldjuk meg, amelynek során a számlálási értékhez egy állandót adunk hozzá, és az eredő értékhez hozzárendeljük az előjel-információt.
Egy ilyen eljárás végrehajtásához olyan digitális fázisdetektort használhatunk, amelynek a számláló számlálási értékéhez egy állandót hozzáadó és az eredő értékhez az előjel-információt hozzárendelő számítóegysége is van.
Az olyan digitális fázisdetektomak, amely két impulzus között fáziskülönbséget határoz meg azáltal, hogy az impulzusok között lévő időkülönbséget egy nagyobb frekvenciájú számlálóütemmel számítja ki, kvantálási hibája van. Ennek a fázisdetektomak gyakran még nagyon nagy számlálóütem esetén sem kielégítő a pontossága. A találmány szerinti megoldások a kvantálási hibának egy fázisszabályozó kör kimenőfázisára gyakorolt hatásait jelentősen csökkentik. Egy összehasonlító ütem pontosan követhető egy vonatkoztatási ütemmel.
Találmányunkat annak példaképpeni kiviteli alakjai kapcsán ismertetjük részletesebben ábráink segítségével, amelyek közül az
1. ábra egy digitális fázisdetektor, a
2. ábra a jelek időbeli lefutása az 1. ábra szerinti fázisdetektorban, a
3. ábra egy digitális fázisdetektor detektor-jelleggörbéje előjel-információ nélkül, a
4. ábra egy digitális fázisdetektor detektor-jelleggörbéje előjel-információval, az
5. ábra egy digitális fázisdetektor detektor-jelleggörbéje, amely a nullpontban ugrást tartalmaz, a
6. ábra egy fáziszárt hurok digitális fázisdetektorral, amelynél az előjel feldolgozását és a detektorjelleggörbe nullpontjában lévő ugrás létrehozását egy tároló tárolja, a
7. ábra egy fáziszárt hurok digitális fázisdetektorral, amelynél az előjel feldolgozása és a detektorjelleggörbe nullpontjában lévő ugrás létrehozá55 sa kapcsolástechnikai módon valósul meg.
Az 1. ábrán egy digitális fázisdetektor látható, amely egy RT vonatkoztatási ütem és egy VT összehasonlító ütem impulzusai közötti fáziskülönbségeket határozza meg. Az RT vonatkoztatási ütem és a VT össze60 hasonlító ütem egyrészt startjeleket létrehozó STA logi2
HU 218 125 Β kai áramkörre, másrészt stopjeleket létrehozó STO logikai áramkörre kerül. Ilyen első eszközként, mint az STA, illetve STO logikai áramkörök, más építőelemek is alkalmazhatók. Egy első impulzus egy startjelet hoz létre, és az elsőt követő második impulzus az ahhoz tartozó stopjelet hozza létre, függetlenül attól, hogy a két impulzus közül melyik származik az RT vonatkoztatási ütemtől, illetve a VT összehasonlító ütemtől. Egy második eszköz, például egy VZ logikai áramkör felismeri, hogy a két jel közül melyik, az RT vonatkoztatási ütem vagy a VT összehasonlító ütem váltotta ki a startjelet. A VZ logikai áramkör szolgáltatja tehát azt az információt, hogy a VT összehasonlító ütem fázisa az RT vonatkoztatási ütemre vonatkoztatva siet vagy késik. Ez egyenértékű egy előjel-információval.
A jó időfelbontó képesség megvalósítása érdekében előnyös, ha az RT vonatkoztatási ütemként és VT összehasonlító ütemként négyszögjeleket és az STA és STO logikai áramkörökként olyan áramköröket alkalmazunk, amelyek ezeknek a négyszögjeleknek az éleivel vezérelhetők (triggerelhetők).
A START startjel és STOP stopjel hatására egy PDL logikai kapcsolás egy számláló ZF engedélyezőjelet állít elő, amely egy ZG számlálókaput vezérel. A ZG számlálókapu például egy ÉS kapuval valósítható meg, amelynek egyik bemenetére a ZT számlálóütem, másik bemenetére pedig a ZF engedélyezőjel van kötve. Ilyen kialakítás esetén a ZF engedélyezőjel „1” értéke esetén a ZT számlálóütem kijut a kimenetre, a ZF engedélyezőjel „0” értéke esetén pedig a kimenet állandóan „0”. A rajzon a ZG számlálókapu vezérelt kapcsolóként van ábrázolva, ahol a ZT számlálóütem a kapcsoló zárt állásában jut a kimenetre. A ZG számlálókapu kimenete Z számláló bemenetére csatlakozik. A ZT számlálóütem impulzusainak számlálása a Z számlálóval történik. Az eredményt ZW számlálási érték formájában a Z számláló 1, 2, ..., k párhuzamos kimenetein kapjuk. Az RT vonatkoztatási ütem és a VT összehasonlító ütem impulzusai közötti fáziskülönbséget tehát digitálisan, számlálási értékként kapjuk, amely előnyös módon közvetlenül például egy MP számítóegységgel dolgozható fel. Annak érdekében, hogy a digitális felbontás miatt keletkező kvantálási hiba kicsi legyen, a ZT számlálóütem frekvenciájának a lehető legnagyobbnak kell lennie.
A harmadik eszköz, például egy MP számítóegység, amely mikroprocesszor, jelprocesszor vagy ASIC (Application Specific Integrated Circuit - alkalmazásorientált felhasználói integrált áramkör) lehet, végzi a fázisdetektor vezérlését és információinak feldolgozását. Ha az MP számítóegységbe bekerül egy ZW számlálási érték, akkor az MP számítóegység a PDL logikai kapcsolásra egy MPF jelet ad. A PDL logikai kapcsolás ennek alapján PDC törlőjellel visszaállítja a Z számlálót és a VZ logikai áramkört, és egy start- és stopimpulzus révén új számlálási ciklust indít a ZG számlálókapuban és a Z számlálóban. Természetesen az is lehetséges, hogy az MPF jel közvetlenül végzi a Z számláló törlését és a VZ logikai áramkör alaphelyzetbe állítását. Ha a számlálási ciklusnak vége van, és a ZW számlálási érték a Z számláló párhuzamos kimenetein van, akkor a PDL logikai kapcsolás egy PDF jelet küld az MP számítóegységre, hogy ez a ZW számlálási értéket és az előjel-információt beolvassa. Ily módon határozzuk meg periodikus időközönként - az RT vonatkoztatási ütem periódusával - az RT vonatkoztatási ütem és a VT összehasonlító ütem impulzusai közötti fáziskülönbséget.
A digitális fázisdetektor jeleinek időbeli alakulása a
2. ábrán látható. Az RT vonatkoztatási ütemnek PRT periódusideje van. Az RT vonatkoztatási ütem fázisa a VT összehasonlító ütem fázisához képest siet, és ezért startjelet hoz létre (az STA logikai áramkörben,
1. ábra). A VT összehasonlító ütem impulzusa stopjelet hoz létre. Az az információ, hogy az RT vonatkoztatási ütem impulzusa megelőzi a VT összehasonlító ütem impulzusát, a VZ logikai áramkör előjel-információjaként értelmezhető, és ebben a kiviteli alakban negatív jellel jelöljük (neg).
A START startjel és a STOP stopjel egy ZF engedélyezőjelet határoz meg (időablakot definiál), amelyben a ZG számlálókapu és a Z számláló (1. ábra) a ZT számlálóütem impulzusait számlálja. Az eredmény a ZW számlálási érték. A ZW számlálási érték felfelé számláló szakaszát a 2. ábrán TS lépcsőfokok foimájában ábrázoltuk.
A VT összehasonlító ütemből származó stopjel a PDL logikai kapcsolásban (1. ábra) létrehozza a PDF jelet, amely az MP számítóegységet arra készteti, hogy beolvassa a ZW számlálási értéket. Ha az MP számítóegység a ZW számlálási érték beolvasásával és az információfeldolgozással készen van, akkor MPF jelet ad a PDZ logikai kapcsolásra. Az MPF jel a PDL logikai kapcsolást arra készteti, hogy alaphelyzetbe állítsa a ZW számlálási értéket és a VZ logikai áramkör előjelinformációját. A ZL időtartam eltelte után az MP számítóegység készen áll egy új számlálási ciklusra.
A jelek időbeli alakulását a 2. ábrán példaképpen ábrázoltuk. így például a PDF és MPF jelek későbbi időpontokban is kialakulhatnak.
A ZW számlálási érték összefüggésben áll a PHI kvantált fáziskülönbséggel, ahogy ez a 3. ábra szerinti diagramon látható.
A 4. ábra szerinti diagramban a VZ logikai áramkör előjel-információját egy RW számítási értéknél figyelembe vesszük úgy, hogy a negatív PHI kvantált fáziskülönbségek is definiálva vannak. Ez az MP számítóegységben (1. ábra) a ZW számlálási értéknek a VZ logikai áramkör előjel-információjával való szorzás révén valósítható meg.
Az RW számítási érték mint a PHI kvantált fáziskülönbség függvénye a fázisdetektor egyik jelleggörbéjét jelenti. A 4. ábra szerinti függvényről leolvasható, hogy az RW=0 számítási értékhez a PHI kvantált fáziskülönbség -1-től + 1-ig terjedő tartománya van hozzárendelve.
Az 5. ábra szerinti diagramban olyan digitális fázisdetektor jelleggörbéje látható, amelynek a PHI=0 helyen ugrása van. Az ilyen jelleggörbével rendelkező fázisdetektor előnyös módon behelyezhető egy fáziszárt
HU 218 125 Β hurokba abból a célból, hogy a digitális fázisdetektor kvantálási lépcsőinek a VT összehasonlító ütemre gyakorolt hatását jelentősen csökkentsük. A PHI=0 helyen lévő ugrás a digitális fázisdetektor fáziszaját (amelyet a kvantálás idéz elő) lényegesen csökkenti, mivel az RW számítási érték a legkisebb PHI kvantált fáziskülönbségek esetén is nagyobb vagy kisebb nullánál. A VZ logikai áramkör előjel-információja megmutatja, hogy a VT összehasonlító ütem az RT vonatkoztatási ütemet megelőzi vagy ahhoz képest késik-e. Ez nagyon kis PHI kvantált fáziskülönbségek esetén is információt nyújt a fázisszabályozó kör számára. Ezzel a megoldással nagyon jó fázisszinkronizációt érünk el.
Az 5. ábra szerinti jelleggörbe levezethető a 3. ábra szerinti jelleggörbéből azáltal, hogy ehhez először hozzáadunk egy számértéket, például 0,5-et, és az így kapott eredményt ezután megszorozzuk az előjellel. Az 5. ábra szerinti jelleggörbe, amely átmegy a nullaponton, ebből is eltolható. Ez lehetővé teszi például egy olyan fáziszárt hurok kialakítását, amely egy VT összehasonlító ütemet egy RT vonatkoztatási ütemhez képest nullától eltérő fáziseltolásra szabályoz be. Ehhez a ZW számlálási értékből először kivonunk egy állandót, amely megfelel ennek a fáziseltolásnak, majd hozzáadunk 0,5-et, és megszorozzuk az előjellel.
A 6. ábrán egy fáziszárt hurok látható, amely tartalmaz egy PD1 digitális fázisdetektort, egy DA digitálisanalóg átalakítót, egy VCO hangolható oszcillátort és egy FT frekvenciaosztót. Az FT frekvenciaosztó egy, az RT vonatkoztatási ütem frekvenciájától különböző AT kimenőfrekvenciát eredményez.
A PD1 digitális fázisdetektor megegyezik az 1. ábra alapján leírt fázisdetektorral. Az MP számítóegység periodikusan regisztrálja a Z számláló számlálási értékét és a VZ logikai áramkör előjel-információját. Ezeket az adatokat az MP számítóegység egy belső program alapján feldolgozza, hogy létrejöjjön az 5. ábra szerinti detektor-jelleggörbe. A detektor-jelleggörbe alapján vezérli az MP számítóegység a VCO hangolható oszcillátort a VT összehasonlító ütem utánszabályozása érdekében.
A 7. ábrán egy további PD2 digitális fázisdetektorral ellátott fáziszárt hurok látható. A Z számláló számlálási értéke és a VZ logikai áramkör előjel-információja az MP számítóegységbe olyan kapcsolástechnikai megoldással van bejuttatva, hogy az 5. ábra szerinti detektor-jelleggörbe létrehozásához az MP számítóegységben nincs szükség számolásra. Ehhez a számlálási érték 1, 2,..., k bitjei az MP számítóegység bemenetén bekerülnek a 2, 3, ..., k+1 bemeneteken, és a legkisebb helyi értékű 1 bit bemenet fixen a H (magas) jelszintre van kötve. Ez a bináris rendszerben a számlálási érték 0,5-del való megnövelésének felel meg. A VZ logikai áramkör előjel-információja az adatbemenetnek az előjelre vonatkozó bemenőbitjével van összekötve.
Claims (6)
- SZABADALMI IGÉNYPONTOK1. Eljárás fáziseltérés meghatározására, különösen egy vonatkoztatási ütem és egy összehasonlító ütem közötti fáziseltérés meghatározására, amelynek során a vonatkoztatási ütem és az összehasonlító ütem időben egymást követő impulzusaiból start- és stopjeleket generálunk, a startjel és az azt követő stopjel közötti időablakban lévő számlálóütem impulzusait számláljuk, ahol a számláló számlálási értéke a vonatkoztatási ütem és az összehasonlító ütem közötti fáziseltolás mértéke, és a vonatkoztatási ütemhez képest siető vagy késő összehasonlító ütemből egy előjel-információt képezünk, azzal jellemezve, hogy a számlálási értékhez (ZW) egy állandót adunk hozzá, és az eredő értékhez hozzárendeljük az előjel-információt.
- 2. Az 1. igénypont szerinti eljárás, azzal jellemezve, hogy az állandó hozzáadását a számítóegységen (MP) kívül végezzük.
- 3. Az 1. vagy a 2. igénypont szerinti eljárás, azzal jellemezve, hogy állandóként 0,5-et adunk hozzá a számlálási értékhez (ZW) azáltal, hogy a számlálási érték k bitjeit a számítóegység (MP) bemenetén 1 bittel eltoljuk a nagyobb helyi értékű bit irányába, és a bemenet legkisebb helyi értékű bitjére folyamatosan „H” szintet adunk.
- 4. Digitális fázisdetektor egy vonatkoztatási ütem és egy összehasonlító ütem közötti fáziseltérés meghatározására, amelynek a vonatkoztatási ütem és az összehasonlító ütem időben egymást követő impulzusaiból start- és stopjeleket generáló első logikai áramköre, a startjel és a stopjel közötti időablakban egy számlálóütem impulzusait számláló és az így meghatározott számlálási értékkel a vonatkoztatási ütem és az összehasonlító ütem közötti fáziseltérést kifejező számlálója, a vonatkoztatási ütemhez képest siető vagy késő összehasonlító ütemből előjel-információt képező második logikai kapcsolása van, azzal jellemezve, hogy a számláló (Z) számlálási értékéhez (ZW) egy állandót hozzáadó és az eredő értékhez az előjel-információt hozzárendelő számítóegysége (MP) is van.
- 5. A 4. igénypont szerinti digitális fázisdetektor, azzal jellemezve, hogy az állandó hozzáadásának végrehajtásához a számítóegység (MP) adatbemenetén egy, a számláló (Z) és az előjelképző logikai áramkör (VZ) kimeneti jelét fogadó bináris számösszeadó kapcsolás van kialakítva.
- 6. A 4. vagy 5. igénypont szerinti digitális fázisdetektor, azzal jellemezve, hogy a számítóegység (MP) bemeneti számösszeadó kapcsolása a számlálási értékhez (ZW) 0,5-es állandó értéket hozzáadó kapcsolásként van kialakítva, ahol a számlálási érték k bitjei a számítóegység (MP) bemenetén 1 bittel el vannak tolva a nagyobb helyi értékű bit irányába, és a bemenet legkisebb helyi értékű bitje folyamatosan „H” szintre van kötve.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4344867A DE4344867C1 (de) | 1993-12-29 | 1993-12-29 | Digitaler Phasendetektor |
| PCT/DE1994/001380 WO1995018384A1 (de) | 1993-12-29 | 1994-11-23 | Digitaler phasendetektor |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| HU9601788D0 HU9601788D0 (en) | 1996-09-30 |
| HUT74632A HUT74632A (en) | 1997-01-28 |
| HU218125B true HU218125B (hu) | 2000-06-28 |
Family
ID=6506472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| HU9601788A HU218125B (hu) | 1993-12-29 | 1994-11-23 | Eljárás és digitális fázisdetektor fáziseltérés meghatározására |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US5818265A (hu) |
| EP (1) | EP0737317B1 (hu) |
| JP (1) | JPH09507103A (hu) |
| AT (1) | ATE164946T1 (hu) |
| BR (1) | BR9408451A (hu) |
| CZ (1) | CZ287914B6 (hu) |
| DE (2) | DE4344867C1 (hu) |
| DK (1) | DK0737317T3 (hu) |
| ES (1) | ES2115345T3 (hu) |
| FI (1) | FI962642A0 (hu) |
| HU (1) | HU218125B (hu) |
| WO (1) | WO1995018384A1 (hu) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100190032B1 (ko) * | 1996-03-30 | 1999-06-01 | 윤종용 | Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프 |
| US6618775B1 (en) * | 1997-08-15 | 2003-09-09 | Micron Technology, Inc. | DSP bus monitoring apparatus and method |
| US6288574B1 (en) * | 1999-12-21 | 2001-09-11 | Xerox Corporation | Digital phase detector |
| US6407599B1 (en) | 2000-05-10 | 2002-06-18 | Eastman Kodak Company | Method and apparatus for determining a digital phase shift in a signal |
| US6868135B1 (en) | 2000-05-18 | 2005-03-15 | Eastman Kodak Company | Method and apparatus for correcting for a phase shift between a transmitter and a receiver |
| US6671652B2 (en) * | 2001-12-26 | 2003-12-30 | Hewlett-Packard Devlopment Company, L.P. | Clock skew measurement circuit on a microprocessor die |
| US7839178B2 (en) * | 2002-08-20 | 2010-11-23 | Seagate Technology Llc | High speed digital phase/frequency comparator for phase locked loops |
| JP2011120216A (ja) * | 2009-11-05 | 2011-06-16 | Rohm Co Ltd | アンテナ駆動装置 |
| US8081013B1 (en) * | 2010-07-13 | 2011-12-20 | Amlogic Co., Ltd. | Digital phase and frequency detector |
| US8618854B2 (en) * | 2010-10-15 | 2013-12-31 | Qualcomm Incorporated | Adaptive clock switching to capture asynchronous data within a phase-to-digital converter |
| US8585050B2 (en) | 2011-12-06 | 2013-11-19 | Eastman Kodak Company | Combined ultrasonic-based multifeed detection system and sound-based damage detection system |
| US8781049B1 (en) | 2012-12-27 | 2014-07-15 | Intel Mobile Communications GmbH | Signal delay estimator with absolute delay amount and direction estimation |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1207092A (en) * | 1969-03-19 | 1970-09-30 | Standard Telephones Cables Ltd | Phase shift detector |
| US3913028A (en) * | 1974-04-22 | 1975-10-14 | Rca Corp | Phase locked loop including an arithmetic unit |
| FR2406848A1 (fr) * | 1977-10-24 | 1979-05-18 | Sony Corp | Dispositif numerique d'asservissement de phase |
| US4246497A (en) * | 1978-09-29 | 1981-01-20 | Neil Brown Instruments Systems, Inc. | Phase measuring circuit |
| US4264866A (en) * | 1979-01-04 | 1981-04-28 | Ladislav Benes | Frequency and phase comparator |
| US4322643A (en) * | 1980-04-28 | 1982-03-30 | Rca Corporation | Digital phase comparator with improved sensitivity for small phase differences |
| US4506175A (en) * | 1982-08-18 | 1985-03-19 | Rca Corporation | Digital phase comparator circuit producing sign and magnitude outputs |
| US5180933A (en) * | 1991-11-26 | 1993-01-19 | Honeywell Inc. | Programmable digital out-of-lock detector |
-
1993
- 1993-12-29 DE DE4344867A patent/DE4344867C1/de not_active Expired - Fee Related
-
1994
- 1994-11-23 EP EP95901322A patent/EP0737317B1/de not_active Expired - Lifetime
- 1994-11-23 AT AT95901322T patent/ATE164946T1/de not_active IP Right Cessation
- 1994-11-23 BR BR9408451A patent/BR9408451A/pt not_active IP Right Cessation
- 1994-11-23 DK DK95901322T patent/DK0737317T3/da active
- 1994-11-23 JP JP7517713A patent/JPH09507103A/ja active Pending
- 1994-11-23 ES ES95901322T patent/ES2115345T3/es not_active Expired - Lifetime
- 1994-11-23 DE DE59405666T patent/DE59405666D1/de not_active Expired - Lifetime
- 1994-11-23 WO PCT/DE1994/001380 patent/WO1995018384A1/de active IP Right Grant
- 1994-11-23 US US08/656,320 patent/US5818265A/en not_active Expired - Lifetime
- 1994-11-23 HU HU9601788A patent/HU218125B/hu not_active IP Right Cessation
- 1994-11-23 CZ CZ19961865A patent/CZ287914B6/cs not_active IP Right Cessation
-
1996
- 1996-06-26 FI FI962642A patent/FI962642A0/fi unknown
Also Published As
| Publication number | Publication date |
|---|---|
| FI962642A (fi) | 1996-06-26 |
| DE4344867C1 (de) | 1995-04-06 |
| EP0737317A1 (de) | 1996-10-16 |
| FI962642A0 (fi) | 1996-06-26 |
| HU9601788D0 (en) | 1996-09-30 |
| US5818265A (en) | 1998-10-06 |
| DE59405666D1 (de) | 1998-05-14 |
| ATE164946T1 (de) | 1998-04-15 |
| JPH09507103A (ja) | 1997-07-15 |
| BR9408451A (pt) | 1997-08-05 |
| DK0737317T3 (da) | 1999-01-04 |
| CZ287914B6 (cs) | 2001-03-14 |
| CZ186596A3 (en) | 1997-01-15 |
| WO1995018384A1 (de) | 1995-07-06 |
| EP0737317B1 (de) | 1998-04-08 |
| ES2115345T3 (es) | 1998-06-16 |
| HUT74632A (en) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6429693B1 (en) | Digital fractional phase detector | |
| HU218125B (hu) | Eljárás és digitális fázisdetektor fáziseltérés meghatározására | |
| JP2825045B2 (ja) | 周波数シンセサイザ | |
| JPH0795060A (ja) | ジッタが補償される低電力の位相ロック・ループとその方法 | |
| US3562661A (en) | Digital automatic phase and frequency control system | |
| KR970025148A (ko) | 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차 검출회로 | |
| US20120049912A1 (en) | Digital phase difference detector and frequency synthesizer including the same | |
| JP2007047160A (ja) | 調節可能な時間アキュムレータ | |
| JPH066212A (ja) | 位相比較回路およびこれを用いた位相同期発振回路 | |
| US4596964A (en) | Digital phase locked loop | |
| JP2513276B2 (ja) | 位相同期ル―プ | |
| RU2260830C1 (ru) | Устройство для измерения интервала времени | |
| KR0139982B1 (ko) | 디지탈 동기 루프 | |
| JP2687349B2 (ja) | ディジタルｐｌｌ回路 | |
| JPH0340848B2 (hu) | ||
| JP2861308B2 (ja) | ディジタルｐｌｌ回路 | |
| JPH06104741A (ja) | ディジタルｐｌｌ装置 | |
| JP2908080B2 (ja) | 可変分周回路 | |
| KR0153601B1 (ko) | 프리런닝 루프회로 | |
| US6859912B2 (en) | Method and circuit arrangement for clock recovery | |
| SU1092516A1 (ru) | Цифровой генератор синуса | |
| JP2958220B2 (ja) | 位相信号変換方法及び位相信号変換器 | |
| SU961118A2 (ru) | Цифровой двухфазный генератор синусоидальных сигналов | |
| RU2007839C1 (ru) | Устройство термокомпенсации кварцевого генератора | |
| KR100282478B1 (ko) | 디지털 프로세서 위상 고정루프 위상검출 제어방법 및 그 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| HMM4 | Cancellation of final prot. due to non-payment of fee |