SU1092516A1 - Цифровой генератор синуса - Google Patents

Abstract

ЦИФРОВОЙ ГЕНЕРАТОР СИНУСА, содержащий генератор тактовых импульсов , ВЫХОД которого соединен с управл ющими входами первого и второго элементов задержки, выход первого элемента задержки подключен к информационному ВХОДУ второго элемента задержки и к входу блока умножени . ВЫХОД которого соединен с пр мым ВХОДОМ сумматора, инверсный вход которого подключен к выходу второго элемента задержки, о т л и ч г ющ и и с   тем, что, с целью повышени  точности, В него введены коммутатор , дешифратор и счетчик, вход которого соединен с выходом генератора тактовых импульсов, а выход через дешифратор соединен с управл кмцим ВХОДОМ коммутатора, первый информационный ВХОД которого подключен к выходу сумматора, св занному с выходом ЦИФРОВОГО генератора синуса, первый и второй ВХОДЫ которого соединены соответственно с вторым и третьим информационными входами коммутатора, g ВЫХОД которого подключен к информаци (Л онному ВХОДУ первого элемента задержки .

Description

со

ND СП

О5 Изобретение относ тс  к вьтчислигельной технике и может быть использовано при построении генераторов си нусоидальных колебаний. Изйестны генераторы синусоидаль ,4tjx колебаний, содержащие элементы задержки, сумматоры, умножители L1JНедостатком генераторов такого типа  вл етс  наличие шумов, св занное с округлением резул ртатов вычислений и квантованием коэффициентов. Наиболее близким техническим реше нием к изобретению  вл етс  цифровой генератор синуса, Содержащий два элемента задержки, блок умножени , сумматор, генератор тактовых импульсов , выход которого подключен к управл ющим входам элементов задержки выход первого элемента задержки подключен к входу второго элемента задержки и входу блока умножени , выход блока умножени  подключен к пр мому , а выход второго элемента задержки - к инверсному входу сумматора 23. Данный генератор обладает шумами что снижает его точность. После не , которого времени работы генератора :Генерируемое синусоидальное колебание становитс  щумовым. Цель изобретени  - повышение точ ности функционировани  устройства путем устранени  накоплени  шумов. Поставленна  цель достигаетс  те., что в устройство, содержахсее генератор тактовых ит тульсов, выход которого соединен с управл ющими вхо дами первого и второго элементов задержки , выход первого элемента задержки подключен к информационному входу второго элемента задержки и к входу блока умножени , выход которого соединен с пр мым входом суммато ра, инверсный вход которого подключен к выходу второго элемента задерж ки, введены коммутатор, дешифратор и счетчик, вход которого соединен с выходом генератора тактовых импульсов , а выход через дешифратор соеди нен с управл ющим входом коммутатора , первый информационный вход кото рого подключен к выходу сумматора, св занному с выходом цифрового гене ратора синуса, первый и второй входы которого соединены соответственно со вторым и третьим информационными входами коммутатора, выход которого подключен к информационному вхэду первого элемента задержки. На чертеже представлена схема ци рового генератора синуса. Цифровой генератор синуса содержи первый и второй элементы задержки 1 и 2, сумматор 3, блок умножени  4, вьоход 5, генератор тактовых импульсов 6, счетчик 7, дешифратор 8, ком MjTaTOp 9, первый 10 и второй 11 входыцифрового генератора синуса. Принцип работы устройства основан на алгоритме решени  линейного разностного уравнени  , U(()-U(m-2) , (11 гдеи(т) - сигнсш на выходе сумматора 3; Uttti-l/ - сигнал на выходе элемента задержки 1; U(it)2j- сигнал на выходе элемента задержки 2; Ю,1,2,3- текущий номер такта; а - коэффициент, определ ю1дий частоту генерации устройства . c( co32Ff/F , где т -Частота генерации устройР - частота генератора тактовых импульсов 6. Сигнал на выходе сумматора 3 совпадает с синусоидальным при начальных услови гх U(0| UgSine U(-lHUpS{n(0,) и имеет вид U(nit (m0-(-e о - амплитуда колебаний; о начальна  фаза колебаний; 0 - arccosa шаг дискретизации сигнала. Устройство работает следующим образом. С выхода генератора б тактовые импульсы инициируют счет счетчика 7, выходные коды которого через дешифратор 8 управл ют коь1мз татором 9. В соответствии с определенными состо ни ми счетчика 7 на вход элемента задержки 1 поступают выходной сигнал с выхода сумматора 3 или соответствующие начс1льные услови  0(01, и(1| со входов 10, 11 Поскольку состо ни  счетчика периодически повтор ютс , то начальные услови  и(0), 0(1) ввод тс  периодически , и сигнал .на выходе 5 сколь угодно большое врем  будет синусоидаль .ным. Счетчик 7 находитс  в режиме циклического счета, о:.е. при ц-разр дном счетчике любое его состо ние из 2 возможных состо ний повтор етс  с периодом 2. Число отсчетов в периоде выходного сигнала равно F/f, и значение любого отсчета должно периодически повтор тьс . Например, если F/f 2 , то каждому значению отсчета выходного сигнала соответствует определенное состо ние счетчика 7. Начальные услови  U(0), U{1) можно подавать на вход элемента задержки 1 при любых, следующих друг за другом, состо ни х счетчика 7, например 1, ..., 11 и О, ..., 00; О, ..., 00 и О, ...01. При других состо ни х счетчика 7, не соответст вующих выбранной паре последователь ных состо ний, на вход элемента задержки 1 необходимо подавать сигнал (код ; с выхода сумматора 3 дл  обес печени  рекурсивного алгоритма функ ционировани - устройства. Дешифратор 8 и коммутатор 9 осуществл ют функцию распознавани  состо ни  сче чика 7 и подачу на вход элемента задержки 1 начальных условий,U(0), и{11 или выходного сигнала U{z| с выхода сумматора 3. Если дл  ввода начальных условий выбрать, например состо ни  счетчика 7 О,...,00 и О, ..., 01, то состо ние коммутато ра 9 можно определить по таблице. О,..,,0 О О О О,...,0 1 1 О О,...,1 О О 1

u(.ri.

Элементы задержки 1 и 2 соединены последовательно, а управл ющие входы подключены к выходу генератора тактовых импульсов 6. Этим достигаетс  задержка на один такт сигнала на выходе элемента -задержки 1 относительно элемента задержки 2. Блок умножени  4 предназначен дл  умножени  сигнала с выхода элемента задержки 1 на коэффициент 2ч, Если в определенный момент времени счетчик 7 находитс  в состо нии

где F - частота генератора тактовых импульсов 6.

Шаг дискретизации сигнала 0 выбираетс  из услови  и « 1 дл  обеспечени  требуемой точности.

В известных устройствах дл  уменьшени  шумов примен ют сложные схемы коррекции tl или увеличивают коли .чество разр дов узлов генератора С23, причем во втором случае сигнал на выходе устройства через некоторое врем  все равно станет шумовым.

Предлагаемый генератор длительное врем  может генерировать синусоидальный сигнал за счет периодической самокоррекции . При экспериментальной проверке шумы от округлений вычислений не возрастали за врем  наблюдений при 8-ми разр дных узлах генератора. О, ..., 00 (см. таблицу/, то на atjxoде коммутатора 9 наход тс  начальные услови  J(0 ) со входа 10. Фронтом очередного тактового импульса осуществл етс  запись начальных условий D(0l в элемент задержки 1 и изменение состо ни  счетчика 7. Новое состо ние счетчика 7 через дешифратор 8 определ ет прохождение на выход коммутатора 9 начальных условий 0(1| со входа 11. Фронтом последующего тактового импульса с выхода генератора б осуществл етс  запись начальных условий U(0/ в элемент задержки 2, запись и(1} в элемент задержки 1 и получает прирост счетчик 7. Сигнал с выхода элемента задержки 1 умножаетс  блоком умножени  на 2 с и поступает на пр мой вход сумматора 3, на инверсный вход которого поступает сигнал с выхода элемента задержки 2. На выходе сумг-латора 3 получаем сигнал и(2 2а и(1) - и(01 . Новое состо ние счетчика 7 через дешифратор 8 разрешает прохож эние на выход коммутатора 9 сигнала с выхода сумматора 3, а фронтом третьего тактового импульса осуществл етс  изменение состо ни  выходов элементов задержки 1,2 , состо ни  счетчика 7. На выходе сумматора 3 сигнал соответствует разностному уравнению (1) до тех пор, пока счетчик 7 не установитс  в состо ни ,соответствующие повторному вводу начальных условий. Частота f генерируемых колебаний определ етс  выражением

Claims (1)

1. ЦИФРОВОЙ ГЕНЕРАТОР СИНУСА, содержащий генератор тактовых импульсов, выход которого соединен с управляющими входами первого и второго элементов задержки, выход первого элемента задержки подключен к информационному входу второго элемента задержки и к входу блока умножения, выход которого соединен с прямым входом сумматора, инверсный вход которого подключен к выходу второго элемента задержки, о т л и ч г тощий с я тем, что, с целью повышения точности, в него введены коммутатор, дешифратор и счетчик, вход которого соединен с выходом генератора тактовых импульсов, а выход через дешифратор соединен с управляющим входом коммутатора, первый информационный вход которого подключен к выходу сумматора, связанному с выходом цифрового генератора синуса, первый и второй входы которого соединены *' соответственно с вторым и третьим информационными входами коммутатора, g выход которого подключен к информаци онному входу первого элемента задерж· ки.

   SU „„1092516 '109 2 516