SU1374218A2

SU1374218A2 - Цифровой функциональный преобразователь

Info

Publication number: SU1374218A2
Application number: SU864106370A
Authority: SU
Inventors: Николай Васильевич Алексеев; Вячеслав Анатольевич Рыбин
Original assignee: Предприятие П/Я А-1874
Priority date: 1986-08-08
Filing date: 1986-08-08
Publication date: 1988-02-15

Abstract

Изобретение относитс к вычислительной технике и предназначено дл воспроизведени полиномов по схеме Тернера. Цель изобретени - сокращение времени вычислений функций с высокой степенью нелинейности. С этой целью в устройство, содержащее триггер 1, элементы И 2,3, счетчик 4, блок 5 пам ти, сумматор 7, регистр 8, коммутатор 9 и умножитель 10, дополнительно введены блок 6 пам ти. Врем вычислени сокращаетс за счет разбиени области изменени аргумента на равные подынтервалы и аппроксимации на каждом из подынтервалов функциональной зависимости полиномом меньшей степени. 2 ил.

Description

(Л

00

N)

00

14)

фи.1

Изобретение относитс к вычислительной технике, предназначено дл воспроизведени полиномов по схеме Тернера и вл етс усовершенствованием устройства по авт. св. № 877526,

Цель изобретени - сокращение времени вычислений функций с высокой степенью нелинейности.

На фиг,1 приведена блок-схема устройства; на фиг.2 - циклограмма работы устройства.

Цифровой функциональный преобра- зователь содержит триггер 1, элементы И 2, 3, счетчик 4, блоки 5, 6 пам - ти, сумматор 7, регистр 8, коммутатор 9, умножитель 10, вход 11 запуска, вход 12 тактовых импульсов и вход 13 кода аргумента, область изменени аргумента X, т.е. отрезка О, ДмакЛ разбиваетс на N равных подынтервалов . Таким образом, зависимость Y(X) воспроизводитс в преобразователе путем вычислени одного из N полиномов вида „

Ym II а-; -Х ,

i O

где индекс j зависит от величины аргумента X и определ етс из услови :

j.(j + l).L.

На каждом из подынтервалов функциональна зависимость Y (X) может быть аппроксимирована с требуемой точностью отдельным полиномом уже относительно меньшей степени, что и обеспечивает сокращение времени вычислени функций с высокой степень нелинейности. Дл каждого j-ro подынтервала в блоке 5 пам ти хранитс свой набор коэффициентов полинома aj, ,...,а-, а в блоке 6 пам ти - коэффициент .а- .

Число подынтервалов N выбрано равным 2, что упрощает определение номера j-подынтервала, которому принадлежит текущее значение X, так как в этом случае значение кода в М старших разр дов кода аргумента X равно j .

Преобразователь выполнен на базе потенциальных цифровых элементов, триггеры которых переключаютс в некоторые моменты времени после окончани импульсов на их синхронизирующих входах,

Устройство работает циклически.

Запуск каждого цикла вычислени производитс с входа 11 по импуль

T 0 5

0

5 0

5

сам запуска И311, следующим с частотой f J,J , а работа в цикле синхронизируетс с входа 12 по тактовым импульсам ТИ12, следующим с частотой f., . При этом импульсы И311 и ТИ12 синхронизированы между собой так, что каждый И311 по длительности совпадает с одним из ТИ12, а f mf j,, , Значение аргумента X в течение цикла не измен етс .

Каждый цикл работы преобразовател состоит из m тактов, в течение каждого из которых выполн ютс операции умножени и сложени . В конце каждого такта результат вычислений заноситс в регистр 8,

Перед началом очередного цикла вычислений на выходе триггера 1 имеетс сигнал О, которым производитс фиксированна запись числа т-1 в счетчик 4 и запрещаетс прохождение тактовых импульсов ТИ12 с входа 12 преобразовател через элемент И 3. Сигнал О с выхода триггера 1 обеспечивает существование на выходе первого элемента И 2 сигнала , .поступающего на управл ющий вход коммутатора 9, на первую группу входов которого поступает код функции F 8 с выходов регистра 8, а на вторую группу входов - код коэффициента aj с выходов блока 6 пам ти.

Коммутатор 9 по сигналу П2 и кодам а и F 8 формирует на своих выходах код функции F 9 в соответствии с выражением

.n2+F8 n2.

Этот код поступает на первую группу входов умножител 10, на вторую группу входов которого поступает код аргумента X с входа 13 кода аргумента преобразовател . Умножитель 10 по кодам X и F 9 вьфабатывает на своих входах код функции F10 в соответствии с выражением

F 10 X-F 9.

М старших разр дов кода аргумента X (т.е. код числа j) поступают на входы блока 6 пам ти, где содержатс коды коэффициентов а ,. .. ,а., , и на группу старших разр дов входов блока 5 пам ти, на группу младших разр дов входов которого поступает код числа т-1 с выходов счетчика 4, В первом блоке 5 пам ти содержатс коды коэффициентов

°в,о а,.о

0,|-1

t.-i

m-1,0 m-iiH-t

Поэтому КОДЫ чисел j и т-1 обеспечивают существование на выходах первого и второго блоков пам ти кодов коэффициентов а; , и а; „, соответст- ванно.

Код коэффициента .., поступает на первую группу входов сумматора 7, на вторую группу входов которого поступает код функции F10. Сумма aj,., + +Х F9 с выхода сумматора 7 поступает на вход регистра 8.

Цикл вычислени начинаетс с поступлением на преобразователь очередного И311, по которому запрещаетс работа первого элемента И2 (т.е. в момент действи И311 ), а триггер 1 устанавливаетс в 1 и тем самым снимает сигнал фиксированной записи со счетчика А и разрещает прохождение через элемент И 3 импульсов ТИ 12 на вычитающий вход счетчика 4 и вход записи регистра 8.

На выходе элемента И 3 начинает формироватьс из ТИ 12 последовательность импульсов ПИЗ, первый импульс которой совпадает с импульсом И311. Следовательно, после окончани первого такта вьтчислений (первого импульса ПИЗ) счетчик 4 переходит в состо ние т-2, в регистр 8 заноситс код

j,fl ,rti-5 а на управл ющем входе коммутатора 9

устанавливаетс сигнал , который остаетс неизменным в течение всего рассматриваемого цикла вычислений. К концу второго такта вычислений (к моменту окончани второго импульса ПИЗ) на выходах сумматора 7 вьфабатываетс код

Y,aj,.,, +Y,- X.

Q

5

0 5

Q

5

0

Таким образом, к концу i-ro такта вычислени (при 1 i т) на выходах сумматора 7 формируетс код полинома YJ в соответствии с выражением Y; aj,.,+X.Yi., .

В момент действи т-го импульса последовательности ПИЗ на выходах сумматора 7 вырабатываетс код полинома Y, а на выходе переполнени счетчика 4 по вл етс импульс переполнени И4. По И4 с преобразовател можно сн ть результат вычислени - код тг) выходов сумматора 7. Со счетчика 4 импульс И4 поступает на счетный вход триггера 1 и устанавливает О на его выходе. Одновременно в регистре 8 последним импульсом ПИЗ производитс запись -кода с выходов сумматора 7. На этом цикл вычислений заканчиваетс , а очередной цикл начинаетс с поступлением на преобразователь очередного ИЗ11.

В любой момент времени между окончанием И4 и окончанием последующего ИЗ11 с регистра 8 может быть сн т результат предьщущего цикла вычислений - код Y.

Claims

Формула изобретени

Цифровой функциональнь й преобразователь по авт. св. № 877526, о т - личающи.йс тем, что, с .целью сокращени времени вычислени функций с высокой степенью нелинейности , в него дополнительно введен второй блок пам ти, выход которого соединен с второй группой входов коммутатора , вход кода аргумента преобразовател соединен с входом второго блока пам ти и с группой входов старших разр дов адресного входа первого блока пам ти, группа входов младщих разр дов которого соединена с выходами счетчика.

.Z