SU1396148A1 - Устройство дл определени числа сочетаний - Google Patents

Устройство дл определени числа сочетаний Download PDF

Info

Publication number
SU1396148A1
SU1396148A1 SU864174111A SU4174111A SU1396148A1 SU 1396148 A1 SU1396148 A1 SU 1396148A1 SU 864174111 A SU864174111 A SU 864174111A SU 4174111 A SU4174111 A SU 4174111A SU 1396148 A1 SU1396148 A1 SU 1396148A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
elements
block
inputs
Prior art date
Application number
SU864174111A
Other languages
English (en)
Inventor
Владимир Александрович Лукоянов
Андрей Юрьевич Корев
Original Assignee
Военная академия им.Ф.Э.Дзержинского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная академия им.Ф.Э.Дзержинского filed Critical Военная академия им.Ф.Э.Дзержинского
Priority to SU864174111A priority Critical patent/SU1396148A1/ru
Application granted granted Critical
Publication of SU1396148A1 publication Critical patent/SU1396148A1/ru

Links

Landscapes

  • Pulse Circuits (AREA)

Abstract

Изобретение относитс  к вычисли- тельной технике и может быть использовано в устройствах, решающих комбинаторные задачи, св занные с вычислением числа сочетаний из п по k. Цель изобретени  - повышение точности оп- ределени  числа сочетаний. Устройство содержит дес ть блоков элементов И 6,9,11,14,16,17,19,21,24,25, четыре регистра 2,5,20,27, генератор импульсов 4, шесть элементов задержки 3,7,8,15,22,26, блок вычитани  10, счетчик 12, блок сравнени  13, блок умножени  18, блок делени  23, вход пуска 1, входы установки начальных значений 29,30, выход 28. Устройство вычисл ет количество сочетаний С,  вл ющеес  всегда целым числом. 1 ил.

Description

со
О5
00
: Изобретение относитс  к вычислительной технике и может быть использовано в устройствах, решающих комбинаторные задачи, св занные с вычислением числа сочетаний из п по К,
Цель изобретени  - повышение точности .
На чертеже представлена структурна  схема устройства дл  определени  : числа сочетаний.
: Устройство содержит вход 1 пускаS I т-разр дный регистр 2, элемент 3 за- i держки, генератор 4 тактовых импуль- : сов, т-разр дный регистр 5, блок 6 : элементов И, элемент 7 задержки, эле- : мент 8 задержки, блок 9 элементов И, : блок to вычитани , блок 11 элементов И, счетчик 12, блок 3 сравнени , i блок 1А элементов И, элемент 15 за.- держки, блок 16 элементов И, блок 17 : элементов И, блок. 18 умножени , блок I 19 элементов И,  г-разр дньй регистр . 20, блок 21 элементов И, элемент 22 задер.), блок 23 делени , блок 24 : элементов И, блок 25 элементов И, элемент 26 задержки,, га-разр дный регистр 27, выход 28 и входы 29 и 30 установки начальных значений.
Устройство дл  определени  числа сочетаний работает следу ощимобра- зом,
Перед началом работы устройства производитс  запись в регистр 2 чис- : ла п в двоичном коде, причем log n +lira, а в регистр 5 - числа К Б дво1-ганом коде log,,, где ш Максимальна  разр дность регистров .
Работа устройства начинаетс  по команде Пуск, котора  подаетс  на вход 1 пуска. По этой команде про- изводитс  начальна  установка блока 1,0 вычитани , блока 18 умножени , блока 23 делени , счетчика 12 и регистра 20 в нулевое состо ние, а в регистр 27 записываетс  1 в двоичном коде.
Одновременно сигнал Пуск через элемент 3 задержки, обеспечивающий задержку сигнала на врем , необходимое дл  осуществлени  начальной установки блоков устройства, запускает генератор 4 импульсов.
Очередной 1-гмпульс с выхода генератора 4 поступ ает на счетный вход счетчика 12, увеличива  его содержимое на единицу (первый импульс устанавливает его в состо ние, равное 1.
5
0
а К-й - в состо ние, равное К) и устанавлива  его в состо ние i. Потенциалы двоичного кода состо ни  счетчика подаютс  на входы блоков 16, 17 и 24 элементов И.
Одновременно тактовый импульс поступает на входы элементов 7 и 8 задержки. Сигнал с выхода элемента 7,
g задержанный, в основном, на врем  срабатывани  счетчика 12, поступает одновременно на входы блоков 6, 11, 9 и 17 элементов И и вход элемента 15- задержки. По этому сигналу двоич- ньй код числа К параллельно подаетс  из регистра 5 через блок 9 элементов И на вход блока 13 сравнени , на второй вход которого посту- пает.двоичный код текущего состо ни  счетчика 12 через блок 17 элементов И. БЛОК 13 производит сравнение двух двоичных чисел. Если срабатываемые числа равны, то блок сравнени  формирует сигнал, который, поступа 
5 на вход останова генератора 4, запрещает генерирование тактовых импульсов . Если числа.не равны, то генератор через врем , определ емое периодом следовани  тактовых импульсов, формирует очередной импульс, и работа устройства продолжаетс .
Пусть числа не равны. Тогда код числа из .регистра 2 поступает - через блок 6 элементов И на вход блока 10 вычитани , на второй вход которого подаетс  двоичный код состо ни  счетчика предыдущей итерации, хранившейс  в регистре 20 (на первой итерации О, записанный при начальной установке устройства). Таким образом, на выходе блока вычитани  формируетс  потенциал , соответствующий двоичному коду разности n-(i-l) (на первой итерз ции п-0). По истечении времени, определ емого длительностью задержки i-ro тактового импульса элементом 8 задержки, разрешаетс  прохождение двоичного кода состо ни  счетчика 12 с его выхода через блок 6 элементов И на вход регистра20, где он записываетс . На i-й итерации импульс, задержанный на элементе 15, поступа  на соответствующие входы блоков 14 и 19 элементов И, обеспечивает прохождение через них соответственно с
5 вы.хода блока вычитани  двоичного кода числа n-(i-) (на первой итерации п-0) и кода, хран щегос  в регистре 27, соответствующего произведению
0
5
0
5
0
П n-(l-l)„,
I I (на первой итерации I),
Eni 1
-1 i-i
равному С„, на входы блока 18 ум-
ножени . Блок умножени  осущ$ств,г1Я- ет вычисление произведени  С x(n-(i-l)). Одновременно импульс с выхода элемента 15 задержки поступает на вход элемента 22 задержки, где задерживаетс  на врем , определ емое в основном, временем срабатывани  блока умножени . Сигнал с выхода элемента 22 задержки поступает соответственно на вход элемента 26 задерж- ки, а также на входы блоков 21 и 24 элементов И, разреша  прохождение на входы блока 23 делени  с выхода блока умножени  двоичного кода числа (n(i-l)) (1(п-0)) - на пер- вой итерации), а с выхода счетчика 12-кода числа i. Блок делени  осуществл ет деление двоичного числа Сп (n-(i-l)) на двоичное число i. Частное от делени  есть число целое. В самом деле,
- (n-ai-i)-i))
„ - т- П
(i-l). i
- In-ii-ii). ,:„;
il (n-i)i
С - заведомо целое число. Этот реП
зультат делени  в двоичном коде поступает через блок 25 элементов И, открытый по сигналу с выхода элемен- та 26 задержки, на вход регистра 27, где записываетс  и хранитс  до следующей итерации работы устройства.
На К-й итерации на выходе счетчика 12 образуетс  код состо ни , соответствующий числу К, в результате чего блок сравнени  сформирует сигнал, который, поступа  на вход Останова генератора 4, прекращает формирование тактовых импуль- сон.
Однако на К-й итерации будут выполнены все действи , описанные дл  i-й итерации, а следовательно, в регистре 27 будет накоплено в двоичном
n-(i-ll „ коде произведение | ( -т - - -,,
,« м
равное числу сочетаний из п по К, которое можно сн ть на выход 28 в двоичном параллельном коде..

Claims (1)

  1. Формула изобретени 
    Устройство дл  определени  числа сочетаний, содержащее шесть элемен
    5
    е Ю , е15 20 . 25
    30
    35 ,
    40 45
    50
    .
     
    тов задержки, четыре регистра, дес п блоков элементов И, генератор импульсов , блок вычитани , блок умножени , блок делени , блок сравнени  и счетчик , причем входы первого и второго регистров  вл ютс  первым и вторым входами установки начальных значений устройства, вход пуска которого соединен с установочными входами блока вычитани , блока умргожени , блока делени , счетчика, третьего и четвертого регистров и входом первого элемента задержки, выход которого соеди нен с входом запуска генератора импульсов, выход которого соединен с входами второго и третьего элементов задержки и счетным входом счетчика , первого и второго регистров соединены с первыми входами первого и второго блоков элементов И, вторые входы которых соединены с выходом второго элемента задержки, входом четвертого элемента задержки и первыми входами третьего и четвертого блоков элементов И, второй вход четвертого блока элементов И соединен с выходом счетчика и первыми входами п того и шестого блоков элементов И, второй вход шестого блока элементов И соединен с выходом третьего элемента задержки, выход первого блока элементов И соединен с первым информационным входом блока вычитани , второй информационный вход которого соединен с выходом третьего блока элементов И, второй вход которого соединен с выходом третьего регистра, информационный вход которого соединен с выходом шестого блока элементов И, выходы второго и четвертого блоков элементов И соединены с первым и вторым входами блока сравнени , выход которого соединен с входом останова генератора импульсов, выход блока вычитани  соединен с первым входом седьмого блока элементов И, второй вход которого соединен с выходом четвертого элемента задержки, входом п того элемента задержки и первым входом восьмого блока элементов И, второй вход которого соединен с выходом устройства и выходом четвертого регистра, информационны вход которого соединен с выходом дев того блока элементов И, первый вход которого соединен с выходом шестого элемента задержки, вход которого соединен с выходом п того элемента задерж51396U8
    ки, вторым входом п того блока эле-соединен с вторым ннформационш.м вхоментов И и первым входом дес тогодом блока умножени , выход которого
    блока элементов И, 1 ыходы п того исоединен с вторым входом дес того
    восьмого блоков элементов И соедине-блока элементов И, выход которого
    Hbt с первыми информационными входа-соединен с вторым информационным вхоми блоков делени  и умножени  соот-дом блока делени , выход которого
    ветственно, отличающеес соединен с вторым входом дев того
    тем, что, с целью повьаиени  точное-блока элементов И. тИ, выход седьмого блока элементов I
SU864174111A 1986-11-10 1986-11-10 Устройство дл определени числа сочетаний SU1396148A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864174111A SU1396148A1 (ru) 1986-11-10 1986-11-10 Устройство дл определени числа сочетаний

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864174111A SU1396148A1 (ru) 1986-11-10 1986-11-10 Устройство дл определени числа сочетаний

Publications (1)

Publication Number Publication Date
SU1396148A1 true SU1396148A1 (ru) 1988-05-15

Family

ID=21277672

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864174111A SU1396148A1 (ru) 1986-11-10 1986-11-10 Устройство дл определени числа сочетаний

Country Status (1)

Country Link
SU (1) SU1396148A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 1140127, кл. G 06 F 15/31, 1983. Авторское свидетельство СССР 1259283, кл. G 06 F 15/20, 1985. *

Similar Documents

Publication Publication Date Title
SU1396148A1 (ru) Устройство дл определени числа сочетаний
SU1374218A2 (ru) Цифровой функциональный преобразователь
SU1520535A1 (ru) Комбинаторное устройство
SU1737442A1 (ru) Вычислительное устройство по произвольному модулю
SU365036A1 (ru) Интегрирующий преобразователь напряжения
SU473984A1 (ru) Цифровой инфранизкочастотный периодомер
SU507888A1 (ru) Прелобразователь угол-код
SU506888A1 (ru) Преобразователь скорости перемещени в код
SU1352482A1 (ru) Умножитель частоты
SU1405055A1 (ru) Устройство дл извлечени квадратного корн
SU1670788A1 (ru) Делитель частоты следовани импульсов с переменным дробным коэффициентом делени
SU528695A1 (ru) Устройство умножени частоты следовани импульсов
SU864182A1 (ru) Цифровой измеритель фазового сдвига
SU1661788A1 (ru) Имитатор дискретного канала св зи
SU304706A1 (ru) Устройство для деления количества последовательных импульсов
SU1434428A1 (ru) Устройство дл возведени в степень
SU439805A1 (ru) Устройство дл извлечени квадратного корн
SU456357A1 (ru) Устройство дл формировани серии импульсов
SU506868A1 (ru) Устройство дл определени экстремальных значений случайных сигналов
SU410403A1 (ru)
SU1524037A1 (ru) Устройство дл формировани синхроимпульсов
SU367421A1 (ru) ЦИФРОВОЕ УСТРОЙСТВО дл УСКОРЕННОГО ДЕЛЕНИЯ
RU1820393C (ru) Устройство дл формировани последовательности дискретно-частотных сигналов
SU474004A1 (ru) Устройство дл делени двоичных чисел
SU1674379A1 (ru) Устройство дл формировани вычета по произвольному модулю от числа