SU1661788A1 - Имитатор дискретного канала св зи - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  статистического моделировани  дискретных каналов св зи. Цель изобретени  - расширение функциональных возможностей за счет моделировани  несимметричных M-ичных каналов св зи. Поставленна  цель достигаетс  введением дополнительно линии задержки, счетчика тактов, генератора тактовых импульсов, второго порогового сумматора, второго элемента И и блока пам ти веро тностей. Предложенный имитатор дискретного канала св зи позвол ет имитировать прохождение дискретной информации в M-ичном несимметричном канале. 1 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  статистического моделировани  дискретных каналов св зи.

Цель изобретени  - расширение функциональных возможностей за счет моделировани  несимметричных m-ичных каналов св зи.

На чертеже приведена схема имитатора дискретного канала св зи.

Имитатор дискретного канала св зи содержит блок 1 синхронизации, генератор 2 марковской последовательности, блок 3 промежуточной пам ти, первый пороговый 4 сумматор, первый генератор 5 случайных чисел, первый элемент И 6, второй генератор 7 случайных чисел, сумматор 8 по модулю т, генератор 9 тактовых импульсов, линию 10 задержки, второй пороговый сумматор 11, блок 12 пам ти вер тностей, счетчик 13 тактов и второй элоемент И 14.

Имитатор дискретного канала св зи работает следующим образом.

На первый вход блока 1 синхронизации поступают внешние синхроимпульсы, сопровождающие информационные символы, поступающие на информационный вход имитатора. Блок 1 вырабатывает сигнал, поступающий на синхровход имитатора и запускающий генераторы 5 и 7 случайных чисел, останавливающий генератор 9 тактовых импульсов, обнул ющий счетчик 13 тактов и запускающий генератор 2 марковской последовательности. После окончани  поиска состо ни  цепи Маркова с второго выхода генератора 2 поступает сигнал, останавливающий генераторы 5 и 7 случайных чисел и запускающий генератор 9 тактовых импульсов. Дл  определени  значени  выходного символа имитатора aj по входному символу ai, где i,,m-1, осуществл ютс  две операции параллельно: формирование сигнала разрешени  искажени  символа а и определение числа k такого , что ( k) mod .

Ё

О

О

vj 00 СО

Перва  операци  осуществл етс  с помощью блока 3 промежуточной пам ти, порогового сумматора 4 и генератора 5 случайных чисел. С первого выхода генератора 2 на вход блока 3 поступает код адреса  чейки пам ти, в которой хранитс  значение веро тности ошибки символа, соответствующей данному состо нию цепи Маркова, значение этой веро тности складываетс  в сумматоре 4 со значением случайного , равномерно распределенного в интервале от 0 до 1 числа, сформированного в генераторе 5. Пороговый сумматор 4 вырабатывает разрешающий сигнал на первый вход элемента И 6 только в том случае, если сумма чисел на его входах не меньше единицы . Этот сигнал представл ет собой сигнал переноса старшего разр да сумматора. При отсутствии разрешающего сигнала элемент И 6 закрыт, и информационный символ , задержанный в линии 10 задержки на врем  прин ти  решени , проходит через сумматор 8 по модулю m без искажений на выход имитатора. Втора  операци  представл ет собой поиск числа и осуществл етс  параллельно с первой и с помощью генератора 7 случайных чисел, генератора 9 тактовых импульсов, сумматора 11, блока 12 пам ти веро тностей, счетчика 13 тактов и элемента И 14.

Блок 12 пам ти веро тностей представл ет .собой матрицу размером mx(m-1). в каждой  чейке которой хранитс  значение веро тностей Pik, определ емых по формуле

Pik 2 P(a(|+v)modrr/ai)

J 1 v

где ai - значение входного информационного символа;

Р (a (i +v) mod m/ai) - веро тность перехода СИМВОла Э| В СИМВОЛ а А + V) mod m ПРИ

условии искажени  символа ai.

Так, если , , четверта  строка матрицы содержит значени  следующих веро тностей:

(а4/аз);

(а4/аз -Р(а5/аз);

(а4/аз)+Р(а5/аз)+Р(аб/аз);

(а4/аз И-... +Р(ау/аз)+Р(ао/аз);

.

С выхода блока 12 пам ти веро тностей на первый вход порогового сумматора 11 поступает значение веро тности Pik из  чейки пам ти, адрес которой определ етс  значением входного символа ai, поступающего с информационного входа имитатора, и содержимым счетчика 13 тактов. Пороговый

сумматор 11 суммирует случайное, равномерно распределенное в интервале от 0 до 1 число с выхода генератора 7 случайных чисел и значение веро тности от блока 1Я.

На первом выходе сумматора 11 по вл етс  разрешающий сигнал только в случае, когда сумма чисел на его входах не меньше единицы . В противном случае разрешающий потенциал поступает на второй вход элемента И 14 с второго инверсного выхода сумматора 11. Тактовые импульсы с выхода генератора 9 тактовых импульсов, запущенного управл ющим сигналом с второго выхода генератора 2 марковской последовательности , через элемент И 14 поступают в счетчик 13 тактов, с выхода которого на второй вход блока 12 пам ти веро тностей поступает код номера столбца матрицы веро тностей , причем номер строки определ етс  значением входного информационного символа ai на весь цикл работы имитатора. Потактовое изменение содержимого счетчика 13 тактов, а следовательно, и номера столбца матрицы веро тностей блока 12

осуществл етс  до тех пор, пока сумма чисел на входах сумматора 11 меньше единицы . Как только эта сумма становитс  равной или больше единицы, разрешающий сигнал с второго выхода сумматора 11 прекращает

поступать на второй вход элемента И 14, и последний закрываетс  дл  прохождени  тактовых импульсов в счетчик 13 тактов. Одновременно с этим на первом выходе сумматора 11 по вл етс  разрешающий

сигнал, подготавливающий блок 1 синхронизации к новому циклу работы имитатора и при наличии разрешающего сигнала на первом входе элемента И 6 разрешающий прохождение через элемент И 6 кода k

содержимого счетчика 13 тактов на второй вход сумматора 8 по модулю т. На первый вход сумматора 8 с выхода линии 10 задержки поступает символ аь складываетс  по модулю m с числом k и поступает на выход

имитатора.

Claims (1)

1. Формула изобретени  Имитатор дискретного канала св зи, содержащий генератор марковской последовательности , блок промежуточной пам ти, первый пороговый сумматор, первый и второй генераторы случайных чисел, первый элемент И, сумматор по модулю т, причем вход синхроимпульса имитатора соединен с

   входом запуска генератора марковской последовательности , первый выход которого подключен к адресному входу блока промежуточной пам ти, выход которого соединен с входом первого слагаемого первого порогового сумматора, вход второго слагаемого

   которого подключен к выходу первого генератора случайных чисел, вход запуска которого объединен с входом запуска второго генератора случайных чисел и подключен к второму выходу генератора марковской последовательности , выход первого порогового сумматора соединен с первым входом первого элемента И, выход сумматора по модулю m  вл етс  выходом имитатора, о т- личающийс  тем, что, с целью расширени  функциональных возможностей за счет моделировани  несимметричных m-ичных каналов св зи, в него введены генератор тактовых импульсов, лини  задержки , второй пороговый сумматор, блок пам ти веро тностей, счетчик тактов, второй элемент И, причем вход первого слагаемого второго порогового сумматора соединен с выходом второго генератора случайных чисел, вход второго слагаемого второго порогового сумматора подключен к выходу блока пам ти веро тностей, первый адресный вход которого объединен с входом линии задержки и  вл етс  информационным входом имитатора, выход линии задержки соединен с входом первого слагаемого сумматора по модулю т, вход второго

   слагаемого которого подключен к выходу первого элемента И, третий вход которого объединен с вторым адресным входом блока пам ти веро тностей и подключен к выходу счетчика тактов, счетный вход которого

   соединен с выходом второго элемента И, первый вход которого подключен к выходу генератора тактовых импульсов, вход запуска которого соединен с вторым выходом генератора марковской последовательности , вход останова генератора тактовых импульсов объединен с входом останова счетчика тактов, входами запуска первого и второго генераторов случайных чисел и подключен к входу синхроимпульса имитатора,

   первый выход второго порогового сумматора подключен к второму входу первого элемента И, а второй выход подключен к второму входу второго элемента И.