SU881740A1 - Устройство дл вычислени квадрата число-импульсного кода - Google Patents

Устройство дл вычислени квадрата число-импульсного кода Download PDF

Info

Publication number
SU881740A1
SU881740A1 SU802883936A SU2883936A SU881740A1 SU 881740 A1 SU881740 A1 SU 881740A1 SU 802883936 A SU802883936 A SU 802883936A SU 2883936 A SU2883936 A SU 2883936A SU 881740 A1 SU881740 A1 SU 881740A1
Authority
SU
USSR - Soviet Union
Prior art keywords
pulse
input
trigger
output
bit
Prior art date
Application number
SU802883936A
Other languages
English (en)
Inventor
Виталий Османович Курт-Умеров
Роман Николаевич Каминский
Original Assignee
Львовский государственный медицинский институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Львовский государственный медицинский институт filed Critical Львовский государственный медицинский институт
Priority to SU802883936A priority Critical patent/SU881740A1/ru
Application granted granted Critical
Publication of SU881740A1 publication Critical patent/SU881740A1/ru

Links

Landscapes

  • Feedback Control In General (AREA)

Description

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах автоматического управления, а также в системах обработки информации и автоматизации научных исследований. 5
Известны устройства, содержащие счетчики, сумматоры, логические элементы {1 ].
Недостатком известных устройств является значительная их сложность.
Наиболее близким по технической сущности к предлагаемому является устройство, содержащее счетчик, первый разряд которого устанавливается в единицу по внешнему импульсу, а на вход второго разряда поступают счетные импульсы, логическую схему, которая после установки первого разряда счетчика в единицу начинает пропускать внешние импульсы на вход второго разряда, полный сумматор для сложения содержимого счетчика и сдвигового регистра, схему формирования сигналов, которая по каждому внешнему импульсу пересылает результат сложения в регистр [2).
Недостатки устройства заключаются в применении сдвигового регистра для промежуточного хранения предыдущего значения квадрата, а также в использовании внешнего! управления записью, считыванием и пересылкой в сумматор, что снижает быстродействие устройства и не дает возможности осуществить параллельную работу с развертывающими аналого-цифровыми преобразователями (АЦП).
Цель изобретения — упрощение устройства и обеспечение параллельной работы с АЦП, представляющим информацию в число-импульсном коде, в реальном масштабе времени.
Цель достигается тем, что в устройстве для вычисления квадрата число-импульсного кода, содержащем генератор импульсов, триггеры, элементы И и накапливающий сумматор, вход ί -го разряда которого соединен с (i — 1)-м разрядным выходом двоичного счетчика, а вход первого разряда соединен с прямым выходом первого триггера, выход генератора импульсов соединен с единичным входом первого триггера и первыми входами первого и вто рого элементов И, вторые входы которых подключены соответственно к инверсному и прямому выходам второго триггера, единичный вход которого соединен с инверсным выходом первого элемента И, выход второго элемента И соединен с суммирующим входом двоичного счетчика.
Такая организация связей позволяет создать на входе накапливающего сумматора код, соответствующий 2(14—1) + 1, который, складываясь с’его содержимым (N позволяет получить на выходе устройства значение Ν*1- 4 -1,
На чертеже представлена функциональная схема устройства.
Устройство содержит накапливающий ‘ сумматор 1, триггеры 2 и 3, элементы И 4 и 5, генератор 6 импульсов (АЦП), двоичный счетчик 7.
Устройство работает следующим образом.
В исходном состоянии прямые выходы триггеров 2 и 3 и счетчика 7 находятся в состоянии ”0”, элемент И 4 закрыт, а элемент И 5 открыт сигналом ”1” на нулевом выходе триггера 3.
Первый импульс последовательности, соответствующей ординате преобразуемой величины, переключает в состояние ”1” триггеры 2 и 3. За счет инверсии на выходе элемента И 5 триггер 3 переключается не фронтом первого импульса, а его срезом. Поэтому элемент И 4 пропускает импульсы входной последовательности лишь после окончания первого импульса. Переход триггера 3 в единичное состояние обуславливает закрывание элемента И 5 до следующей установки в исходное состояние. Таким образом, исключая из последовательности, заполняющей счетчйк 7, один импульс и учитывая состояние триггера 2, получаем на входах накапливающего сумматора 1 после каждого импульса код, соответствующий значению 2 (Ν —1) + 1, который складывается с содержимым сумматора. В результате образуется квадрат числа входных импульсов (Ν-η) +. N - ι) + Ί.
Из приведенного следует,' что работа устройства осуществляется одновременно с работой АЦП.
Наиболее эффективным применением предлагаемого устройства является выполнение его в качестве приставки к серийно выпускаемым АЦП, однако без изменения сущности данное устройство может применяться для вычисления квадрата числа входных импульсов пол5 ностью автономно. Реализация предлагаемого устройства должна базироваться на применении интегральных схем средней и малой интеграции. Поскольку запись импульсов в счетчик осуществляется по фронту импульса, то пересыл10 ка кода 2 (Ν —1)+1 в сумматор должна производиться по срезу импульса. Для повышения надежности устройства и исключения состязаний при изъятии первого ‘импульса последовательности можно применить формиро15 ватель или дополнительный триггер, которые незначительно усложнят устройство. Такие введения не отразятся на быстродействии всего устройства, так как первый импульс учитывается триггером 2, а время, необходимое 2Q для исключения первого импульса при записи в счетчик, будет меньше периода следования импульсов.

Claims (2)

  1. Изобретение относитс  к вычислительной технике и может быть использовано в специализированных устройствах автоматического управлени , а также в системах обработки информации и автоматизации научных исследований . Известны устройства, содержащие счетчики, сумматоры, логические элементы {1 . Недостатком известных устройств  вл етс  значительна  их сложность. Наиболее близким по технической сущности к предлагаемому  вл етс  устройство, содержащее счетчик, первый разр д которого устанавливаетс  в единицу по внешнему импульсу а на вход второго разр да поступают счетные импульсы, логическую схему, котора  после установки первого разр да счетчика в единицу начинает пропускать внешние импульсы иа вход второго разр да, полный сумматор дл  сложени  содержимого счетчика и сдвигового регистра, схему формировани  сигналов , котора  по каждому внешнему импульсу пересылает результат сложени  в регистр 2 Недостатки устройства заключаютс  в применении сдвигового регистра дл  промежуточного хранени  предыдущего значени  квадрата , а также в использовании внешнего управлени  записью, считыванием и пересылкой в сумматор, что снижает быстродействие устройства и не дает возможности осуществить параллельную работу с развертывающими аналого-цифровыми преобразовател ми (АЦП). Цель изобретени  - упрощение устройства и обеспечение параллельной работы с АЦП, представл ющим информацию в число-импульсном коде, в реальном масштабе времени. Цель достигаетс  тем, что в устройстве дл  вьиислени  квадрата число-импульсного кода, содержащем генератор импульсов, триггеры, злементы И и накапливающий сумматор, вход -t-го разр да которого соединен с (л -1)-м разр дным выходом двоичного счетчика, а вход первого разр да соединен с пр мым выходом первого триггера, выход генератора импульсов соединен с единичным входом первого триггера и первыми входами первого и вто3 рого элементов И, вторые входы которых подключены соответственно к инверсному и пр мому выходам второго триггера, единичный вход которого соединен с инверсным вы ходом первого элемента И, выход второго элемента И соединен с суммирующим входом двоичного счетчика. Така  организаци  сз зей позвол ет создать на входе накапливающего сумматора код, соответствующий 2(N - 1) + 1, который, склады ва сь сего содержимым (N -1) , позвол ет получить на выходе устройства значение (N-lJ - -KN-lj- 1, На чертеже представлена фу 1кциональна  схема устройства. Устройство содержит накапливающий сумматор 1, триггеры 2 и 3, элементы И 4 и 5, генератор 6 импульсов (АЦП), двоичный счегчик 7. Устройство работает следзтощим образом. В исходном состо нии пр мые выходы триггеров 2 и 3 и счетчика 7 наход тс  в О, элемент И 4 закрыт, а элесосто нии мент И 5 открыт сигналом 1 на нулевом выходе триггера 3, Первый импульс последовательности, соответствующей ординате преобразуемой величины , переключает в состо ние 1 триггеры 2 и 3, За счет инверсии на выходе элемента И 5 триггер 3 переключаетс  не фронтом первого импульса, а его срезом. Поэтому эле мент И 4 пропускает импульсы входной последовательности лишь после окончани  первого импульса. Переход триггера 3 в единичное состо ние обуславливает закрывание элемента И 5 до следующей установки в исходное состо ние. Таким образом, исключа  из после довательности, заполн ющей счетч)ик 7, один импульс и учитыва  состо ние триггера 2, по лучаем на входах накапливающего сумматора 1 после каждого импульса код, соответствующий значению 2(N -1) + 1, который складываетс  с содержимым сумматора. В результате образуетс  квадрат числа входных импульсов N tN--l). 1(N-1)4. Из приведенного следует, что работа устрой ства осуществл етс  одновременно с работой АЦП. Наиболее эффективным применением предл гаемого устройства  вл етс  выполнение его В качестве приставки к серийно выпускаемым АЦП, однако без изменени  сущности данное устройство может примен тьс  дл  вычислени  квадрата числа входных импульсов полностью автономно. .Реализащ1Я предлагаемого устройства должна базироватьс  на применении интегральных схем средней и малой интеграции.Поскольку запись импульсов в счетчик осуществл етс  по фронту импульса, то пересылка кода 2 (N -1)+1 в сумматор должна производитьс  по срезу импульса. Дл  повышени  надежности устройства i исключени  сост заний при изъ тии первого импульса последовательности можно применить формирователь или дополнительный триггер, которые незначительно усложн т устройство. Такие введени  не отраз тс  на быстродействии всего устройства, так как первый импульс учитываетс  триггером 2, а врем , необходимое дл  исключени  первого импульса при записи в счетчик, будет меньше периода следовани  импульсов. Формула изобретени  Устройство дл  вычислени  квадрата число-импульсного кода, содержащее генератор импульсов , триггеры, элементы И и накапливающий сумматор, вход i -го разр да которого соединен с ( -i - 1)-м разр дным выходом двоичного счетчика, а вход первого разр да соединен с пр мым выходом первого триггера, отличающеес  тем, что, с целью упрощени , в нем выход генератора импульсов соединен с единичным входом первого триггера и первыми входами первого и второго элементов И, вторые входы которых подключены соответственно к инверсному и гф мому выходам второго триггера, единичный вход которого соединен с инверсным выходом первого элемента И, выход второго элемента И соединен с суммирующим входом двоичного счетчика. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР N 642707, кл. G 06 F 7/38, 1977.
  2. 2.Патент Японии № 52-13382, кл. 97 (7) Е-32, опублшс. 1977 (прототип).
    5
    5 Л
SU802883936A 1980-02-13 1980-02-13 Устройство дл вычислени квадрата число-импульсного кода SU881740A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802883936A SU881740A1 (ru) 1980-02-13 1980-02-13 Устройство дл вычислени квадрата число-импульсного кода

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802883936A SU881740A1 (ru) 1980-02-13 1980-02-13 Устройство дл вычислени квадрата число-импульсного кода

Publications (1)

Publication Number Publication Date
SU881740A1 true SU881740A1 (ru) 1981-11-15

Family

ID=20878353

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802883936A SU881740A1 (ru) 1980-02-13 1980-02-13 Устройство дл вычислени квадрата число-импульсного кода

Country Status (1)

Country Link
SU (1) SU881740A1 (ru)

Similar Documents

Publication Publication Date Title
SU881740A1 (ru) Устройство дл вычислени квадрата число-импульсного кода
SU890390A1 (ru) Арифметико-логическое устройство двухадресной ЦВМ
SU656107A2 (ru) Устройство сдвига цифровой информации
SU1124276A1 (ru) Устройство дл сопр жени
SU1116426A1 (ru) Устройство дл поиска чисел в заданном диапазоне
SU1603395A1 (ru) Процессор матричной вычислительной системы
SU964628A1 (ru) Устройство дл сравнени двоичных чисел
RU2034401C1 (ru) Пороговый элемент
SU1075260A1 (ru) Устройство дл суммировани @ -разр дных последовательно поступающих чисел
Gauss Locating the largest word in a file using a modified memory
SU1661788A1 (ru) Имитатор дискретного канала св зи
SU922765A1 (ru) Устройство дл определени законов распределени веро тностей
SU1672468A1 (ru) Устройство дл реализации быстрого преобразовани Фурье
SU661548A1 (ru) Отсчетное устройство
SU567208A2 (ru) Многоразр дный декадный счетчик
SU736098A1 (ru) Устройство дл вычитани
SU809387A1 (ru) Устройство сдвига
SU1562966A1 (ru) Устройство дл выбора асинхронных сигналов по критерию М из N
SU762009A1 (ru) Устройство для вычисления скользящего среднего
SU746720A1 (ru) Буферное запоминающее устройство
SU905860A1 (ru) Ячейка пам ти дл буферного регистра
SU1541629A1 (ru) Функциональный преобразователь
SU411453A1 (ru)
SU1394239A1 (ru) Логическое запоминающее устройство
SU450233A1 (ru) Запоминающее устройство