SU1171995A1 - Нерекурсивный цифровой фильтр - Google Patents

Abstract

НЕРЕКУРСИВНЫЙ ЦИФРОВОЙ ФИЛЬТР, содержащий блок управлени , первый управл юпщй выход которого соединен с входом служебного разр да буферного регистра, вход знаково- . го разр да которого  вл етс  входом нерекурсивного цифрового фильтра, блок оперативной пам ти, информационные выходы которого соединены с адресными входами блока посто нной пам ти, и накопительный сумматор, выходы которого  вл ютс  выходами нерекурсивного цифрового фильтра, отличающийс  тем, что, с целью повышени  быстродействи , в него введены формирователь импульсов, двоичный счетчик, регистр, первый, второй и третий ключи, первый, второй , третий и четвертый коммутаторы и сумматор, причем вход знакового разр да буферного регистра соединен с входом знакового разр да регистра и входом формировател  га пульсов, выход которого соединен с первыми информационными входами первого и второго коммутаторов, выходы которых соединены с входами сдвига буферного регистра и регистра соответственно , выходы информационных, знакового и служебного разр дов которых соединены соответственно с первой. и второй группами одноименных входов третьего коммутатора, первый управл ющий вход которого соединен с управл ющим входом первого коммутатора, первым управл ющим входом второго коммутатора и входами служебных разр дов буферного регистра и регистра, входы информационных разр дов которых поразр дно объединены и подключены к выходам двоичного счетчика, счетный и установочный входы которого соединены соответственно с выходом первой тактовой частоты и выходом (Я сброса блока управлени , второй управл ющий выход которого соединен с. пepвы fl входами первого и второго ключей и вторым управл ющим входом третьего коммутатора, третий управл ющий вход которого соединен с вто|рым управл ющим входом второго коммутатора и третьим управл ющим выходом блока управлени , выход второй тактовой частоты которого соединен с вторыми информационными входами первого и второго коммутаторов, вторым входом со второго ключа и вторым входом первоел го ключа, третий вход которого соединен с входом служебного разр да блока оперативной пам ти и выходом служебного разр да, третьего коммутатора, а выход - с входом сдвига блока оперативной пам ти, вход знакового разр да которого соединен с соответствующим выходом третьего коммутатора, выходы информационных разр дов которого через последовательно соединенные блок оперативной пам ти и сумматор подключены к одноимен1П)1м входам

Description

третьей группы входов третьего коммутатора , а вход знакового разр да третьей группы входов соединен с выходом знакового разр да блока оперативной пам ти, входом знакового разр да накопительного сумматора и управл ющим входом четвер того коммутатора, входы которого подключены к выходам блока ПОСТОЯ1Л1ЙЙ пам ти, а выходы соединены с входами накопительного сумматора , управл ющий вход которого

995

соединен с выходом рторого ключа, третий вход которого соединен с выходом служебного разр да блока оперативной пам ти и первым входом третьего ключа, выход которого соединен с входом служебного разр да третьей группы входов третьего коммутатора, а второй вход - с выходом сигнала переполнени  сумматора, втора  группа входов которого  вл етс  входом второго слагаемого.

Изобретение относитс  к радиотех тнике и может быть использовано дл  цифровой фильтрации пр моугольных им пульсных сигналов. Цель изобретени  - повышение быст родействи . На фиг.1 приведена структурна  электрическа  схема нерекурсивного цифрового фильтра} на фиг.2 - времен на  диаграмма, по сн юща  работу фильтра; на фиг.З - структурна  элзк трическа  схема блока управлени J на фиг.4 - структурна  электрическа  схема третьего коммутатора. Нерекурсивный цифровой фильтр (фиг.1) содержит формз-фователь 1 и тульсов, блок 2 управлени , двоичHboi счетчик 3, первый и второй комму таторы 4 и 5, буферный регистр 6, регистр 7, третий коммутатор 8, блок 9 посто нной пам ти, блок 10 оперативной пам ти, первьй клгоч 11, четвертый коммутатор 12, второй ключ 13 накопительный сумматор 14, сумматор 15 и третий ключ 16. Блок 2 управлени  (фиг.З) содержит первьй и второй генераторы 17 и 18, первый и второй делители 19 и 20, первьй, второй и третий дешифраторы 21-23 и первый и второй триггеры 24 и 25. Третий коммутатор 8 (фиг.4) содер жит п логических элементов 24-ЗИЛИ 26 Фильтр работает следующим образом Поскольку процессы в нерекурсивном цифровом фильтре повтор ютс  через интервал времени Т, то, следовательно , достаточно рассмотреть рабо- ту нерекурсивного цифрового фильтра на интервале tj-t Т (фиг.2). Определение и запись начальных адресов производ тс  следующим образом. Блок 2 управлени  вырабатывает на выходе сброса узкие импульсы . (фиг.22), следующие с частотой (Т - период следовани  отсчетов выходного сигнала). Каждьй импульс, поступающий на установочный вход двоичного счетчика 3, устанавливает его в нулевое состо ние. В промежутках между импульсами двоичный счетчик 3 заполн етс  тактами частоты FQ 4- (фиг.2), поступающей с выхода первой тактовой частоты блока 2 на счетный вход двоичного счетчика 3. При этом состо ни  Ы -двоичного счетчика 3 (на фиг.2 показано инверсное состо ние счетчика) характеризуют в тактах частоты Fn интервал времени между моментом формировани  выходного отсчета t, и текущим временем. Выходной сигнал в виде пр моугольных импульсов (фиг.2а) поступает на вход формировател  1 импульсов, вырабатывающего узкие импульсы (фиг.28, импульсы 1, 2 и 3) в хоменты по влени  фронтов выходного.сигнала. Управл емые сигналом нулевой пол рности (фиг.2е, интервал времени tj-tj), поступающим с первого выхода блока 2 управлени  на управл ющий вход первого коммутатора 4, импульсы (фиг.2о, импульсы 1 и 2) с выхода формировател  1 импульсов через первый вход первого коммутатора 4 посту 3,1

п ют на сдвиговьй вход буферного регистра 6. Под их воздействием т-разр дные числа (начальные адреса) N;,N (фиг.2ц) с выхода двоичного Счетчика 3 записьтаютс  в соответствующие  чейки буферного регистра 6. Одновременно с этим в знаковый разр д  чейки записываетс  информаци  о пол рности входного сигнала (при этом нулевому потенциалу соответствует запись логической 1, а единичному потенциалу - логического О).

В служебный разр д при этом под управлением сигнала нулевой пол рноети (фиг.2ё, интервал времени t,-tj), поступающего с первого выхода блока 2 управлени , записываетс  логическа  1, характеризующа , что в данную  чейку буферного регистра 6 произведе на запись состо ни  двоичного счетчика 3..ЛНа этом запись начальных адресов в буферный регистр 6 заканчиваетс .

После этого происходит перепись начальных адресов с буферного регистра 6 в блок 10. Дл  этого третий коммутатор 8 под управлением сигнала единичной пол рности (фиг.2е, интервал tg-tp, поступающего с первого выхода блока 2 управлени  на его первый управл ющий вход, подключает через первую группу входов выходы буферного регистра 6 к соответствующим информационным входам блока 10. Частота FC, (фиг.2а).под управлением сигнала единичной пол рности (фиг.2&, интервал .), поступающего с первого выхода блока 2 управлени  на управл ющий вход первого коммутатора 4, и сигнала нулевой пол рности (фиг.2, интервал

tg-t), поступающего с второго выхода блока 2 управлени  на первый вход первого ключа 1 1, через первый коммутатор 4 и первый ключ 11 поступает с выхода второй тактовой частоты блока 2 на сдвиговые входы буферного регистра 6 и блока 10.

При наличии сигнала логической 1 в служебном разр де выведенное из буферного регистра 6 (т+2)-разр дное число под тактомчастоты F. записываетс  в соответствующую  чейку блока 10. Логический О в служебном разр де запрещает прохождение такта частоты Fg , и запись числа в блок 10 не производитс .

995 4.

После и тактов частоты F (фиг.2а перепись информации из буферного регистра 6 в блок .10 заканчиваетс .- Одновременно с выведением информации и буферного регистра 6 в его служебный разр д под управлением сигнала едининой пол рности (фиг.2е, интервал tf-t,}, поступающего с первого выхода блока 2 управлени , записываетс  логический О. Этим достигаетс  обнуление  чеек буферного регистра 6.

Поскольку в момент переписи информации из буферного регистра 6 в блок 10 на вход нерекурсивного цифрового флпьтра может поступить фронт входно го сигнала (фиг.28, импульс 3), то дл  его регистрации (фиксировани  ег начального адреса) служит (т+2)-разр дный регистр 7. Запись и считывани информации из регистра 7 происход т аналогично записи и считыванию информации из буферного регистра 6.

Запись начального адреса в регистр 7 происходит следующим образом.

Под управлением сигнала единичной пол рности (фиг.2е, интервал ,), поступающего с первого выхода блока 2 управлени  на первый управл киций вход второго коммутатора 5, импульс (фиг.25, импульс 3) с выхода формировател  1 импульсов через первый вход второго коммутатора 5 поступает на сдвиговый вход регистра 7. Под его воздействием га-разр дное число с выхода двоичного счетчика 3, а также значени  знакового и служебного разр дов записьтаютс  в регистр 7.

По сигналу единичной пол рности (фиг., интервал t-t или t ) с третьего выхода блока 2 управлени , поступающему на третий управл ющий вход третьего коммутатора 8, выходы регистра 7 через вторую группу входов третьего коммутатора 8 подключаютс  к информационным входам блока 10. Запись.в.блок 10 производитс  под тактом частоты F при наличии 1 в служебном разр де.

Формирование выходного отсчета происходит за интервал (фиг.2-3) одновременно с записью начальных адресов в буферный регистр 6.

Третий коммутатор 8 под управлением сигнала единичной пол рности (фиг.2, интервал tg-t),поступающего на его второй управл ющий вход с iBTOporo выхода блока 2 управлени  чере  третью группу входов, подключает выходы блока .10 к его информационным входам через сумматор 15. Этим обеспечиваетс , под управлением сигнала единичной пол рности (фиг.21, интервал tj-tj), поступающего с второго выхода блока 2 управлени  на первый вход первого ключа 11, круговой сдвиг информации в блоке 10 под тактами частоты (фиг.2ч) поступающей с выхода второй тактовой частоты блока 2 управлени  на сдвиговый вход блока 10 через второй вход первого ключа 11.

Под каждым тактом частоты F из блока 10 выводитс  {т+2)-разр дное число, m информационных разр дов которого , подключенных к адресным входам блока 9, представл ют собой адрес отсчета переходной характеристики фильтра. По этому адресу из

О -.

блока 9 выводитс  М-разр днос число, характеризующее отсчет реакции цифрового фильтра в момент фильтра времеии на соответствующий фронт входной импульсной последовательности Эти М-разр дные числа поступают на вход четвертого коммутатора 12, который управл етс  поступаилдим На его управл ющий вход сигналом со знакового разр да блока -10. Если сигнал представл ет собой логический О (т.е. адрес соответствует положительному фронту), то число с выхода блока 9 поступает на вход накопительного сумматора 14 без изменени . Если сигнал - логическа  1 (т.е. адрес относитс  к отрицательному фронту), то число с выхода блока 9 инвертирует с  и с помощью логической 1 знакового разр да блока 10, поступающей на вход знакового разр да накопительного сумматора 14, преобразуетс  в дополнительный код. Этим обеспечиваетс  вычитание данного отсчета ИХ фильтра .

Одновременно т-разр дный адрес с выхода блока 10 поступает на первую группу входов сумматора 15, где суммируетс  с числом К тактов частоты Frt на интервале Т (фиг.28), поступанг щим на вторую группу его входов. На выходе сумматора 15 образуетс  га-разр дное число, соответствующее адресу последующего дл  данного фронта отсчета ИХ фильтра.

В случае превьпиени  адресом числа 2 (где 2 - максимальный адрес, по которому хранитс  отсчет ПХ фильтра в блоке 9), что свидетельствует об окончании реакции фильтра на соответ ствующий фронт, на выходе переполнейи  сумматора 15 формируетс  сигнал. По зтому сигналу закрываетс  третий ключ 16 и запись данного адреса в блок 10 производитьс  не будет.

Сложение чисел в накопительном сумматоре 14 происходит под тактами, частоты Tjj , поступак цей на его управ л ющий вход с выхода второй тактовой частоты блока 2 управлени  через второй вход второго ключа 13. Второй ключ 13 управл етс  сигналами единич ной пол рности (фиг,2, интервал ) с второго выхода блока 2 управлени .

Через М тактов частоты F (фиг.2) где М - максимально возможное число фронтов входного сигнала, приход щихс  на интервал переходной характерис тики фильтра,. на выходе накопительного сумматора 14 формируетс  отсчет вькодного сигнала.

Вычисление следующего отсчета выходного сигнала производитс  аналогично .

7W4

i

/

W

//

(ij/г. /

f

Ч

3

Т

-

f3

12

/«

-

-

/5

7

I

/

Фи.З

15

16

Фаг Л

26

26

Claims (1)

1. НЕРЕКУРСИВНЫЙ ЦИФРОВОЙ ФИЛЬТР, содержащий блок управления, первый управляющий выход которого соединен с входом служебного разряда буферного регистра, вход знакового разряда которого является входом нерекурсивного цифрового фильтра, блок оперативной памяти, информационные выходы которого соединены с адресными входами блока постоянной памяти, и накопительный сумматор, выходы которого являются выходами нерекурсивного цифрового фильтра, отличающийся тем, что, с целью повышения быстродействия, в него введены формирователь импульсов, двоичный счетчик, регистр, первый, второй и третий ключи, первый, второй, третий и четвертый коммутаторы и сумматор, причем вход знакового разряда буферного регистра соединен с входом знакового разряда регистра и входом формирователя импульсов, выход которого соединен с первыми информационными входами первого и второго коммутаторов, выходы которых соединены с входами сдвига буферного регистра и регистра соответственно, выходы информационных, знакового и служебного разрядов которых соединены соответственно с первой. ·’ и второй группами одноименных входов третьего коммутатора, первый управляющий вход которого соединен с управляющим входом первого коммутатора, первым управляющим входом второго коммутатора и входами служебных разрядов буферного регистра и регистра, входы информационных разрядов которых поразрядно объединены и подключены к выходам двоичного счетчика, счетный и установочный входы которого соединены соответственно с выходом первой тактовой частоты и выходом сброса блока управления, второй управляющий выход которого соединен с. первыми входами первого и второго ключей и вторым управляющим входом третьего коммутатора, третий управляющий вход которого соединен с вторым управляющим входом второго коммутатора и третьим управляющим выходом блока управления, выход второй тактовой частоты которого соединен с вторыми информационными входами первого и второго коммутаторов, вторым входом второго ключа и вторым входом первого ключа, третий вход которого соединен с входом служебного разряда блока оперативной памяти и выходом служебного разряда третьего коммутатора, а выход - с входом сдвига блока оперативной памяти, вход знакового разряда которого соединен с соответствующим выходом третьего коммутатора, выходы информационных разрядов которого через последовательно соединенные блок оперативной памяти и сумматор подключены к одноименюим входам третьей группы входов третьего коммутатора, а вход знакового разряда третьей группы входов соединен с выходом знакового разряда блока оперативной памяти, входом знакового разряда накопительного сумматора и управляющим входом четвертого коммутатора, входы которого подключены к выходам блока постояйн’ЗЙ памяти, а выходы соединены с входами накопительного сумматора, управляющей вход которого соединен с выходом второго ключа, третий вход которого соединен с выходом служебного разряда блока оперативной памяти и первым входом третьего ключа, выход которого соединен с входом служебного разряда третьей группы входов третьего коммутатора, а второй вход - с выходом сигнала пе реполнения сумматора, вторая группа входов которого является входом второго слагаемого.