SU363977A1 - - Google Patents
Info
- Publication number
- SU363977A1 SU363977A1 SU1468720A SU1468720A SU363977A1 SU 363977 A1 SU363977 A1 SU 363977A1 SU 1468720 A SU1468720 A SU 1468720A SU 1468720 A SU1468720 A SU 1468720A SU 363977 A1 SU363977 A1 SU 363977A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- pulses
- group
- bus
- Prior art date
Links
- 230000003068 static effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Description
УСТРОЙСТВО дл ПРИОРИТЕТНОЙ СЕЛЕКЦИИ ИМПУЛЬСОВ
1
Изобретение относитс к области вычислительной техники и может быть использовано в устройствах приоритетного прерывани программ и в оперативных запоминающих устройствах с непосредственным допуском к нему р да абонентов.
Известны устройства дл приоритетной селекции импульсов, содержащие статические триггеры, вентильные схемы и инверторы, выполненные на потенциальных логических элементах.
Эти устройства относительно сложны и имеют низкие функциональные возможности.
Цель изобретени - упрощение устройства и расширение его функциональных возможностей .
Это достигаетс тем, что устройство состоит из п чеек., в каждой из которых первый и второй выходы первого триггера св заны через вентили первой группы с вторым и первым входами второго триггера, а первый и второй выходы второго триггера соединены с входами первого триггера через вентили второй группы, вторые входы вентилей второй группы подключены через инвертор к вторым входам вентилей первой группы , входна и выходна шины - к входу одного из вентилей первой группы и выходу соответствующего вентил второй группы, а выход одного из вентилей второй группы
подсоединен к входу инвертора последующей чейки.
На чертеже показана функциональна схема устройства.
Схема содержит статические триггеры /, 2, вентили 3, 4, 5 п 6, инверторы 7, входные 8 и выходные 9 шины, входную шину 10 импульсов синхронизации, выходную шину И импульсов синхронизации.
Заштрихованным плечам триггеров соответствуют сигналы «О, что соответствует исходному состо нию устройства, устанавливаемому подачей установочного импульса с общей шины сброса на все триггеры (на чертеже шина опущена).
Устройство работает следующим образом. Если на входные шины 8 не поступает ни один единичный импульс запроса, то все импульсы синхронизации с шины 10 без потерь
проход т на шину // через открытые вентили 4. Если например, на первую шину 8 поступает импульсный единичный сигнал длительностью t, большей длительности импульсов синхронизации т, но меньшей времени Т
периода следовани импульсов синхронизации , т. е. , то в паузу (до импульса синхронизации или после него) через вентили 5 происходит его запись в триггере 2. Триггер подготавливает к открытию вентиль 3 и
закрывает вентиль 4. После этого первый импульс синхронизации поступает на первую выходную шину 9 и переключает триггер 1, который закрывает вентиль 5 и подготавливает к открытию вентиль 6. В паузу триггер 2 возвращаетс в исходное состо ние, а вторым импульсом синхронизации - триггер /.
Второй и последующие за ним импульсы синхронизации с вентил 4 поступают на второй разр д устройства в качестве его синхронизующей серии, котора отличаетс от предыдущей (входной) отсутствием лишь одного импульса, селектированного на первую шину 9. Из полученной серии импульсов селектируетс еще один импульс («вычеркиваетс из последовательности), если и во втором разр де был запомнен входной импульс. При отсутствии его эта синхронизирующа последовательность импульсов без изменени поступает на следующий разр д.
Процесс селекции аналогичным образом распростран етс до шины 11, на которой из входной серии (шина W) «вычеркиваетс столько импульсов, сколько запросов поступает за это врем в устройство.
Отсюда следует, что выходные импульсы иа шинах 9 распредел ютс во времени и пространстве строго в соответствии с их числом и временем поступлени .
Врем поступлени входных импульсов взаимно не синхронизировано, и когда бы не поступал входной импульс, врем его селектировани не превышает периода Т (если он единственный поступил на вход устройства), т. е. врем селекции импульса в данном случае не зависит от номера канала, на который он поступил. Кроме того, устройство всегда выполн ет свою основную функцию - приоритетности селекции путем «вычеркивани синхронизирующего импульса из последующих серий в более приоритетных (предыдущих ) разр дных. Лишь в том случае, когда поступили одновременно все запросы, врем селекции станов итс пр мо пропорциональным пор дковому номеру каналов этих запросов.
Предложенное устройство вл етс очень гибким в отношении наращивани числа каналов (разр дов) путем последовательного подключени к шине 11 типовых разр дных чеек, чаще всего выполн емых в виде отдельной микросхемы триггера со счетным
входом. Все это упрощает схему и делает удачной ее компоновку.
Кроме того, устройство может быть использовано и дл других назначений. Например, оно выполн ет функцию разделени импульсов асинхронных процессов, котора часто требуетс дл работы нескольких абонентов с одним и тем же оперативным запоминающим устройством в режиме обмена информации . В соответствии с временными показател ми ОЗУ может быть выбрана и величина периода Т синхроимпульсов, которые могут быть импульсами ответов о выполнении предыдущего запроса, так как в этом случае может быть получен естественный цикл работы в автогенераторном режиме системы обмена.
Устройство не критично к характеру входных импульсов, они могут быть и раздроб лены, как это имеет место при съеме сигналов с механических контактов.
При этом должно соблюдатьс ранее указанное условие ,T. И тогда это устройство может вз ть на себ функцию формировани «гладких сигналов, что также часто требуетс в устройствах св зи машины с реальными объектами.
Предмет изобретени
Устройство дл приоритетной селекции импульсов , содерл ащее статические триггеры, вентильные схемы и инверторы, выполненные на потенциальных логических элементах, отличающеес тем, что, с целью упрощени и расщирени функциональных возможностей, оно состоит из п чеек, в каждой из которых первый и второй выходы первого триггера соединены через вентили первой группы с вторым и первым входами второго триггера, а первый и второй выходы второго триггера соединены с входами первого триггера через вентили второй группы, вторые входы вентилей второй группы подключены через инвертор к вторым входам вентилей первой группы; входна и выходна шины подключены к входу одного из вентилей первой группы и выходу соответствующего вентил второй группы, а выход одного из вентилей второй группы подключен к входу инвертора последующей чейки.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1468720A SU363977A1 (ru) | 1970-08-18 | 1970-08-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1468720A SU363977A1 (ru) | 1970-08-18 | 1970-08-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU363977A1 true SU363977A1 (ru) | 1972-12-25 |
Family
ID=20456394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1468720A SU363977A1 (ru) | 1970-08-18 | 1970-08-18 |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU363977A1 (ru) |
-
1970
- 1970-08-18 SU SU1468720A patent/SU363977A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4825411A (en) | Dual-port memory with asynchronous control of serial data memory transfer | |
| GB1061460A (en) | Data transfer apparatus | |
| US3961138A (en) | Asynchronous bit-serial data receiver | |
| GB1459819A (en) | Data handling system | |
| US3644895A (en) | Buffer store arrangement for obtaining delayed addressing | |
| GB1160148A (en) | Sequence Detection Circuit | |
| GB1423038A (en) | Pcm exchanges | |
| US3281795A (en) | Message assembly and distribution apparatus | |
| US4538260A (en) | Electronic time switch | |
| US3967245A (en) | Traffic signal control device with core memory | |
| SU362292A1 (ru) | УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ КОДОВзсесоюзнАЯilAaHTHD'TEXHIISECHA БИБЛИОТЕКА | |
| SU766015A1 (ru) | Устройство дл распределени уровней | |
| SU1287254A1 (ru) | Программируемый генератор импульсов | |
| SU845291A1 (ru) | Делитель частоты | |
| SU374606A1 (ru) | УСТРОЙСТВО дл ПЕРЕБОРА СОЧЕТАНИЙ | |
| SU1405058A1 (ru) | Генератор испытательных кодов | |
| SU427377A1 (ru) | Накопитель информации | |
| SU1087976A1 (ru) | Устройство дл ввода информации | |
| SU1562914A1 (ru) | Многоканальное устройство дл подключени абонентов к общей магистрали | |
| SU913359A1 (ru) | Устройство для сопряжения 1 | |
| SU1012239A1 (ru) | Устройство дл упор дочивани чисел | |
| SU762202A1 (ru) | Многоканальный счетчик импульсов 1 | |
| SU1661788A1 (ru) | Имитатор дискретного канала св зи | |
| SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
| US3337810A (en) | Asynchronous to synchronous two-phase clock system |