RU1820393C - Устройство дл формировани последовательности дискретно-частотных сигналов - Google Patents
Устройство дл формировани последовательности дискретно-частотных сигналовInfo
- Publication number
- RU1820393C RU1820393C SU4941739A RU1820393C RU 1820393 C RU1820393 C RU 1820393C SU 4941739 A SU4941739 A SU 4941739A RU 1820393 C RU1820393 C RU 1820393C
- Authority
- RU
- Russia
- Prior art keywords
- input
- inputs
- elements
- output
- group
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в устройствах формировани последовательностей дискретно-частотных сигналов, несущих в своей структуре большую степень неопределенности вида формы, длительности сигналов и их ансамблевых характеристик . Целью изобретени вл етс расширение функциональных возможностей устройства за счет формировани ансамбл параллельных дискретно-частотных сигналов . Устройство дл формировани последовательностей дискретно-частотных сигналов содержит семь счетчиков, формирователь остатков, регистр, регистр сдвига, мультипликатор, блок выдачи дискретно-частотных сигналов, четыре триггера, два шифратора, два блока сумматоров по моду- лю-два, блок установки начального состо ни , генератор тактовых импульсов, блок пам ти, группу блоков пам ти, семь групп элементов И, две группы элементов ИЛИ, два элемента И и два элемента ИЛИ, соединенные между собой функционально. 1 ил. ел с
Description
Изобретение относитс к вычислительной технике и может быть использовано в устройствах формировани последовательностей дискретно-частотных сигналов, несущих в своей структуре большую степень неопределенности вида формы, длительности сигналов и их ансамблевых характеристик .
Целью изобретени вл етс расширение функциональных возможностей устройства за счет формировани ансамбл параллельных дискретно-частотных сигналов .
Функциональна схема устройства представлена на чертеже.
Устройство содержит первый счетчик 1, формирователь 2 остатка, регистр 3, мультипликатор 4, блок 5 выдачи дискретно-частотных сигналов, второй счетчик 6, гтервый триггер 7, первую группу элементов И 8i-8m, вторую группу элементов И 9i - 9m. первую группу элементов ИЛИ 10i - 10m, первый блок 11 сумматоров по модулю два, третью группу элементов И 12i-12m, третий счетчик 13. второй триггер 14, вторую группу элементов ИЛИ 15i - 15m, первый шифратор 16, четвертый счетчик 17, элемент ИЛИ 18, п тый счетчик 19, четвертую группу элементов И 20i - 20щ, блок 21 пам ти, п тую группу элементов И 22i - 22К, группу блоков 23i - 23к. шестую группу элементов H24i - 24. второй шифратор 25. второй блок 26 сумматоров по модулю два. седьмую группу элементов И 271 - 27n, регистр 28
00
ю о
СА Ю СО
А
сдвига, блок 29 установки начального состо ни , первый элемент И 30. генератор 31 тактовых импульсов, третий триггер 32, шестой счетчик 33, второй элемент ИЛИ 34, четвертый триггер 35, второй элемент И 36, седьмой счетчик 37, соединенные между собой функционально.
Устройство работает следующим образом .
Первоначально счетчики 6,13,17,19.33, 37 наход тс в нулевом состо нии, триггеры 7, 14 - в единичном, а триггеры 32, 35 - в нулевом.
Перед началом работы в мультипликатор 4 записываетс двоичный код числа первообразного элемента $ соответствующего пол Галуа GF(Pi), код числа Pi элементов пол GF(Pi).
Подачей импульса Начало работы на первые входы мультипликатора 4 и блока 5 выдачи дискретно-частотных сигналов устройство включаетс в работу, на основании этого импульса блок 5 выдачи дискретно-частотных сигналов начинает выдавать тактовые импульсы по своему пр мому первому выходу. На основании данных импульсов мультипликатор умножает0 на единицу, а по окончании умножени выдает по своему первому выходу импульс установки в исходное состо ние на счетчик 1 и регистр 3 и затем каждый тактовый момент выдает в формирователь 2 код результата умножени . Формирователь 2 формирует остаток от числа по модулю PI и выдает результат в регистр 3. Последний выдает остаток по модулю на выходы мультипликатора 4. Этот остаток результата умножени единицы на б| по Модулю Pi и вл етс первым элементом ai мультипликативной группы пол Галуа GF(P,).
Мультипликатор 4 выдает первый элемент ai на информационные входы блока 21 пам ти через открытые элементы третьей группы, элементы ИЛИ 15i - 15m, открытые элементы И 81 - 8m первой группы и элементы ИЛИ 10i-10m. В то же врем числа в двоичном коде поступают на первый вход блока 11 сумматоров по модулю два, на второй вход которого поступает код числа PI. В блоке 11 сумматоров по модулю два происходит поразр дное суммирование двоичных чисел без переноса , что соответствует вычитанию числа ап из PI.
Триггер 7 под воздействием импульса со счетчика б, который считает по модулю К1, где К1 - число тактов, необходимое дл записи числа an в блок 21 пам ти, переходит в нулевое состо ние, запирает группу элементов И 8i - 8m и открывает группу элементов И 9i - 9m. Через открытую группу элементов И 9t - 9m и элементы ИЛИ 10i - 10m код числа а(Р| - 1)/2+п поступает на информационный вход блока 21 пам ти.
Триггер 14 под воздействием импульса со счетчика 13, который считает по модулю К2, где К2 - число тактов, необходимое дл записи an и а(Р) - 1)/2+п в блок 21 пам ти
(К2 К1), переходит в нулевое состо ние, запирает третью группу элементов И 12i - 12m и открывает четвертую группу элементов И 20i - 20m. Через открытую группу элементов И 20i - 20m, элементы ИЛИ
5 151 - 15m код числа а(Р|- 1)- п поступает на первый вход блока 11 сумматоров по модулю два, на второй вход которого поступает код числа PI.
В блоке 11 производитс нахождение
0 кода числа а (р - 1) - п - (Р - 1)/2 - а(Р| - -1)/2 - п. После поразр дного суммировани по модулю два код числа а(Р - 1)/2 - п через открытые элементы И 9i - 9m второй группы, элементы ИЛИ 10i - 10m поступает
5 в блок 21 пам ти.
По истечении КЗ тактов, где КЗ - число тактов, необходимое дл нахождени и записи ап, а(Р| - 1)/2+п и а(Р| - 1)/2 - п элементов пол Галуа GF(P|), считчик 19 выработает
0 на своем выходе импульс, который через элемент ИЛИ 18 переводит триггер 7 в нулевое состо ние. Тем самым код числа а(Р| - 1)- п начинает поступать на информационные входы блока 21 пам ти через от5 крытые элементы И 20i - 20m, элементы ИЛИ 15i- 15m. элементы И 81-8m, элементы ИЛИ Юг- 10m. По истечении К4 такта, где К4 - число тактов, необходимое дл нахождени и записи ап, a(pi- 1)/2+n, a(Pi - 1)/2-n,
0 a(Pi - 1) - n элементов пол GF(Pi), счетчик 17 переводит триггер 14 в начальное состо ние . Сигнал Конец умножени с первого выхода мультипликатора 4 переводит счетчик 1 и регистр 3 в нулевое состо ние. Далее
5 в мультипликаторе 4 на следующем этапе происходит умножение а 1 элемента пол Галуа на первообразный элемент ф . Таким образом повтор етс указанный цикл операций и формируютс последующие эле0
менты мультипликативной группы пол
GF(Pi). В результате на информационном входе блока 21 пам ти по вл етс последовательность элементов Мультипликативной группы пол GF(P|).
5 Последовательность элементов мультипликативной группы базового сигнала хранитс в блоке 21 пам ти.
При необходимости считывани элементов одного из ансамбл сигналов на второй вход триггера 32 подаетс импульс со счетчика 17, который переводит триггер 32 в единичное состо ние и открывает элемент И 30. Через открытый элемент И 30 поступают тактовые импульсы с генератора 31 тактовых импульсов на вход счетчика 33, который считает по модулю К5, где К5 - .число тактов, необходимое дл образовани 1024 элементов псевдослучайной последовательности регистром 28 сдвига (К5 h -К4),и поступают на все входы чеек регистра 28 сдвига. Предварительно по импульсу Начало работы, поступающему на первые входы мультипликатора 4 и на вход блока29 установки начального состо ни , с выхода блока 29 поступает импульс, устанавливающий в исходное состо ние чейки регистра 28 сдвига. Тактовые импульсы запуска , поступающие ка вторые входы седьмой группы элементов И 27i - 27П, открывают их. Через открытую группу элементов И 27i - 27П поступают двоичные символы с выходов т риггерных чеек сдвигающего регистра 28 на входы сумматора 26 по модулю два. Сигнал с выхода сумматора 26 поступает на вход сдвига регистра 28 и устанавливает его в новое состо ние.
Элементы псевдослучайной последовательности ai, нахождение кодов которых осуществл етс в шифраторе 25 (алгоритм функционировани которого аналогичен алгоритму функционировани шифратора 16), с выходов триггеркых чеек сдвигающего регистра 28 поступают на адресные входы блока 21 пам ти.
Тактовые импульсы запуска, поступающие иа вторые входы 1 - К группы элементов И 22ч - 22К и на входи элемента ИЛИ 34, открывают п тую группу элементов И 221 - 22К, Через элемент ИЛИ 34 с входов 1 - К импульс запуска, поступа на первый вход триггера 35, переводит его в единичное состо ние и открывает элемент И 36. Через открытый элемент И 36 поступают тактовые импульсы с генератора 31 тактовых импульсов на вход счетчика 37, который считает по модулю К 6, где К 6 - число тактов, необходимое дл считывани из блока 21 пам ти элементов базового дискретно-частотного сигнала, и поступают на вход разрешени считывани блока 21 пам ти. Под действием тактовых импульсов происходит считывание из блока 21 пам ти элементов базового дискретно-частотного сигнала по адресу, сформированному псевдослучайной последовательностью. Через открытые элементы И 22i-22K п той группы элементы дискретно-частотного сигнала an, a(Pl - 1)/2 + п и a(Pi - 1)/2 - п поступают на информационные входы группы блоков
23i - 23ц пам ти. Тактовые импульсы запуска , поступающие на первые входы 1 - К шестой группы элементов И 24i - 24К, открывают эти элементы. Через открытую
5 группу элементов И 24i - 24К с генератора 31 тактовых импульсов на входы разрешени считывани блоков 23i - 23К пам ти поступают тактовые импульсы, под действием которых происходит считывание групп
0 элементов дискретно-частотного сигнала an, a(Pi - 1)/2 + п и а(Р| - 1)/2 - п, которые поступают на информационные входы блока 5 выдачи дискретно-частотных сигналов. По истечении К5 тактов, где К5 - число так5 тов, необходимое дл образовани 1024 элементов псевдослучайной последовательности регистров 28 сдвига, счетчик 33 переводит триггер 32 в начальное состо ние . По истечении Кб тактов, где Кб - число
0 тактов, необходимое дл считывани из блока 21 пам ти элементов базового дискретно-частотного сигнала, счетчик 37 переводит триггер 35 в начальное состо ние .
5 Последовательность параллельных двоичных кодов остатков поступает в блок 5, где происходит образование сложных сигналов в соответствии с информацией модул PI.
0
Claims (1)
- Формула изобретени Устройство дл формировани последовательностей дискретно-частотных сигналов , содержащее первый - п тый счетчики,5 формирователь остатков, регистр, мультипликатор , блок выдачи дискретно-частотных сигналов, первый блок сумматоров по . модулю два, первый и второй триггеры, первую - четвертую группы элементов И, пер0 вую и вторую группы элементов ИЛИ, первый шифратор и первый элемент ИЛИ, причем выход окончани умножени мультипликатора соединен с входами обнулени регистра и первого счетчика, вход запуска5 устройства соединен с входами запуска мультипликатора и блока выдачи дискретно- частотных сигналов, выход тактового сигнала которого соединен со счетными входами .первого и второго счетчиков л входами син0 хронизации регистра и мультипликатора, последовательный выход данных которого соединен с последовательным входом записи данных формировател остатков, первый и второй параллельные входы записи дзн5 ных которого объединены соответственно с выходами данных первого счетчика и регистра , выход данных которого соединен с информационным входом мультипликатора, вход задани кода размерности пол Галуакоторого соединен с первым входом первого блока сумматоров по модулю два и вл етс первым входом задани режима устройства , второй вход задани режима которого соединен с входом задани кода числа первообразного элемента пол Галуэ мультипликатора, выход данных формировател остатков соединен с информационным входом регистра, разр ду второго входа первого блока сумматоров по модулю два соединены с первыми входами элементов И первой группы, вторые входы которых соединены с пр мым входом первого триггера , инверсный выход которого соединен с первыми входами элементов И второй группы , вторые входы которых соединены с разр дами выхода первого блока сумматоров по модулю два, выходы элементов И первой группы соединены с первыми входами элементов ИЛИ первой группы, вторые входы которых соединены с выходами элементов И второй группы, выходы элементов ИЛИ первой группы соединены с информационным входом блока выдачи дискретно-частотных сигналов, выход которого вл етс выходом дискретно-частотногр сигнала устройства , выход переполнени второго счётчика соединен с входом сброса первого триггера, первый вход первого элемента ИЛИ соединен с входом обнулени первого счетчика а выход первого элемента ИЛИ соединен с входом установки в Г1 первого триггера, выход тактового сигнала блока выдачи дискретно-частотных сигналов соединен со счетными входами третьего четвертого и п того счетчиков, выход переполнени которого соединен с вторым входом первого элемента ИЛИ, выход переполнени третьего счетчика соединен с входом сброса второго триггера, первый вход установки в 1 которого соединен с выходом переполнени четвертого счетчика , второй входустановки в Т второго триггера соединен с управл ющим выходом мультипликатора, выход данных которого соединен с первыми входами элементов И третьей группы и входом первого шифратора , выход которого соединен с первыми входами элементов И четвертой группы, выходы элементов И третьей и четвертой групп соединены соответственно с первыми и вторыми входами элементов ИЛИ второй группы, выходы которых соединены с первыми входами элементов И первой группы, пр мой выход второго триггера соединен с вторыми входами элементов И третьей группы , а инверсный - с вторыми входами элементов И четвертой группы, о т л и ч а ю- щ е е с тем, что, с целью расширени функциональных возможностей устройства за счет формировани ансамбл параллельных дискретно-частотных сигналов, в него введены блок пам ти, п та , шеста и седьма группы элементов И, группа блоков пам ти , второй шифратор, второй блокСумматоров по модулю два, регистр сдвига, блок установки начального состо ни , первый и второй элементы И, генератор тактовых импульсов, третий и четвертый триггеры, шестой и седьмой счетчики, вто .0 р рй элемент ИЛИ, причем информационные входы блока пам ти соединены с выходами элементов ИЛИ первой группы, адресный вход блока пам ти соединен с выходом второго шифратора, а вход разрешени считы5 ваши соединен с входом седьмого счетчика и выходом второго элемента И, первые входы элементов И п той группы соединены с выходом блока пам ти, а входа первой группы тактовых импульсов запуска устройства0 соединены е вторыми входами элементов И п той группы, выходы которых соединены с информационными входами блоков пам ти группы, входы разрешени считывани которых соединены с выходами элементов И5 шестой группы, а выходы блоков пам ти . группы соединены с информационными входами блока выдачи дискретно-частотных сигналов, первый выход генератора тактовых импульсов соединен с первым входом0 второго элемента И и первыми входами элементов И шестой группы, вторые входы которых соединены с входами второй группы тактовых импульсов запуска устройства, информационные входы второго шифратора5 соединены с выходами регистра сдвига и первыми входами элементов И седьмой группы, вторые входы которых соединены с входами третьей группы тактовых импульсов запуска устройства, а выходы элементов0 И седьмой группы соединены с входами второго блока сумматоров по модулю два, выход которого соединен с входом ; разрешени сдвига регистра сдвига, информационный вход которого соединен с выхо5 дом первого элемента И и счетным входом шестого счетчика, а установочный вход регистра сдвига соединен с выходом блока установки начального состо ни , вход которого соединен с входом запуска устройства,.0 второй выход генератора тактовых импульсов соединен с первым входом первого элемента И; второй вход которого соединен с выходом третьего триггера, вход установки в О которого соединен с выходом шестого5 счетчика, а вход установки в Т третьего триггера соединен с выходом четвертого счетчика, входы второго элемента ИЛИ соединены с вторыми входами элементов И п той группы, выход второго элемента ИЛИ соединен с входом установки в Г четвер:того триггера, вход установки в О которого выход четвертого триггера соединен с вто- соединен с выходом седьмого счетчика, а рым входом второго элемента И.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4941739 RU1820393C (ru) | 1991-06-03 | 1991-06-03 | Устройство дл формировани последовательности дискретно-частотных сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4941739 RU1820393C (ru) | 1991-06-03 | 1991-06-03 | Устройство дл формировани последовательности дискретно-частотных сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1820393C true RU1820393C (ru) | 1993-06-07 |
Family
ID=21577406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU4941739 RU1820393C (ru) | 1991-06-03 | 1991-06-03 | Устройство дл формировани последовательности дискретно-частотных сигналов |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1820393C (ru) |
-
1991
- 1991-06-03 RU SU4941739 patent/RU1820393C/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 1444801, кл. G 06 F 15/20, 1987. Авторское свидетельство СССР- № 1541627, кл. G 06 F 15/20, 1988. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU1820393C (ru) | Устройство дл формировани последовательности дискретно-частотных сигналов | |
RU1826128C (ru) | Генератор псевдослучайных последовательностей | |
SU1187247A1 (ru) | Генератор случайных временных интервалов | |
RU2030105C1 (ru) | Генератор псевдослучайных последовательностей | |
SU1487153A1 (ru) | Генератор псевдослучайных чисел | |
SU871163A1 (ru) | Генератор псевдослучайных последовательностей дес тичных чисел | |
SU1737442A1 (ru) | Вычислительное устройство по произвольному модулю | |
RU2030104C1 (ru) | Генератор псевдослучайных последовательностей | |
SU951668A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU1718221A1 (ru) | Генератор тестов | |
SU1532978A1 (ru) | Устройство дл контрол оперативной пам ти тестом Марш с двоично-нарастающим адресным шагом | |
SU1223350A1 (ru) | Генератор псевдослучайных чисел | |
SU1091227A1 (ru) | Устройство дл контрол оперативной пам ти | |
SU742910A1 (ru) | Генератор псевдослучайных двоичных последовательностей | |
SU1465955A1 (ru) | Генератор псевдослучайных последовательностей | |
SU834854A1 (ru) | Устройство дл формировани сдвину-ТыХ КОпий пСЕВдОСлучАйНОгО СигНАлА | |
SU1539831A1 (ru) | Устройство дл цифровой магнитной записи | |
RU1817106C (ru) | Устройство дл определени разности множеств | |
SU1536371A1 (ru) | Устройство дл экстремальной фильтрации | |
SU1691839A2 (ru) | Генератор псевдослучайных чисел | |
SU1705874A1 (ru) | Устройство дл контрол оперативных накопителей | |
SU1182523A1 (ru) | Параллельный сигнатурный анализатор | |
SU1444801A1 (ru) | Устройство дл формировани последовательностей дискретно-частотных сигналов | |
SU1309021A1 (ru) | Генератор случайных процессов | |
SU1249512A1 (ru) | Генератор случайной последовательности |