SU902030A2 - Логарифмический преобразователь - Google Patents

Description

Изобретение относитс  к устройствам преобразовани  электрических сиг налов по логарифмическому закону и может быть использовано в аналоговых вычислительных машинах. По основному изобретению по авт. св. № известен логарифмически преобразователь, который содержит триггер, к выходам которого подключены входы запуска первого и второго генераторов экспоненциального напр жени , выход первого генератора экспоненциального напр жени  подключен к первым входам первого и второго блоков сравнени , выход второго генератора экспоненциального напр жени  соединен с первыми входами треть го и четвертого блоков сравнени , вторые входы второго и третьего блоков сравнени  соединены с источником опорного напр жени , а вторые входы первого и четвертого блоков сравнени  объединены и  вл ютс  входом логарифмического преобразовател , выходы второго и третьего блоков сравнени  соединены со входами триггера, выводы первого и четвертого блоков сравнени  подключены к первым входам первого и второго элементов И, вторые входы которых соединены со входами запуска второго и первого генераторов экспоненциального напр жени  соответственно, выходы элементов И соединены со входами элемента ИЛИ СО Недостатком известного логарифмического преобразрвател   вл етс  низкое быстродействие. Цель изобретени  - повышение б1 стродёйстви . Поставленна  цель достигаетс  тем, что в логарифмический преобразователь введены генератор импульсов, фазовый детектор, элемент задержки, дополнительный элемент И, регистр пам ти, первый t второй счетчики импульсов , причем один из выходов триггера соединен со входом элемента зйдержки ,.со входом записи регистра 390 пам ти и с первым входом фазового детектора , второй вход которого подключен к выходу второго счетчика импульсов , выход фэзового детектора соединен с управл ющим входом генератора импульсов, выход которого подключен к счетному входу второго счетчика импульсов и к первому входу дополнительного элемента И, выход которого соединен со счетным входом первого счетчика импульсов, вход сбро са которого подключен к выходу элемента задержки, выходы разр дов первого счетчика импульсов соединены с соответствующими входами регистра пам ти, второй вход дополнительного элемента И подключен к выходу элемен та ИЛИ. На чертеже изображена функциональ на  схема логарифмического преобразо вател . Преобразователь содержит триггер первый и второй генераторы 2 и 3 экс поненциального напр жени , истомник k опорного напр жени , первый. ггорой, третий и четвертый блоки 5-8 сравнени , первый и второй элементы И 9 и 1 О , элемент ИЛИ 11, регистр 12 пам ти, элемент 13 задержки первый и второй счетчики И и 15 импульсов , дополнительный элемент И 16 фазовый детектор 17, генератор 18 импульсов, вход 19 логарифмического преобразовател . Логарифмический преобразователь работает следующим образом. При переходе триггера 1 в нулевое состо ние первый генератор 2 экспоненциального напр жени  начинает вырабатывать экспоненциально убывающее напр жение, а второй генератор 3 экс поненциального напр жени  начинает вырабатывать экспоненциально нараста щее напр жение до тех пор, пока напр жение на входе 19 будет меньше выходного напр жени  первого генератора 2 Э1 споненциал1 ного напр жени , на выходе первого блока 5 сравнени  будет напр жение, соответствующее единице, которое через открытый первый элемент И 9 поступает на элемент ЛИ 11, В это врем  второй элемент И 10 закрыт нулевым напр жением на единичном выходе триггера t. Когда напр жение на выходе первого генератора 2 экспоненциального напр жени  станет меньше напр жени  на входе 19, первый элемент И 9 закроет с  нулевым выходным напр жением первого блока 5 сравнени . Когда напр жение на выходе первого генератора 2 экспоненциального напр жени  уменьшитс  до значени  напр жени  источника 4 опорного напр жени  , второй блок 6 сравнени  выработает импульс, перевод щий триггер 1 в единичное состо ние, при этом первый генератор 2 экспоненциального напр жени  восстанавливает начальное напр жение, а второй генератор 3 экспоненциального напр жени  вырабатывает экспоненциально убывающее напр жение . Пока выходное напр жение второго генератора 3 экспоненциального напр жени  превышает напр жение на-входе 19, на выходе четвертого блока 8 сравнени  будет единичное напр жение, которое через открытый второй элемент И 10 пройдет на элемент ИЛИ П. Когда напр жение на выходе второго генератора 3 экспоненциального напр жени  станет ниже напр жени  источника Ц опорного напр жени , третий блок 7 сравнени  выработает импульс, который возвратит триггер 1 в нулевое состо ние. Фазовый детектор 17 управл ет частотой генератора 18 импульсов так, чтобы импульсы на выходе второго счётчика 15 импульсов совпали с импульсами на выходе триггера 1 по частоте и фазе. Каждый импульо с триггера 1 переписывает в регистр 12 пам ти число, хран щеес  в первом счетчике 1 импульсов , после чего он сбрасывает нулевое состо ние, Врем  задержки элемента 13 задержки выбираетс  минимальным, но достаточным дл  того, чтобы переписать S регистр 12 пам ти число, хран щеес  в первом сметчике 1 импульсов, прежде чем на его вход поступит си1- нал сброса. Число импульсов, накопленное первым счетчиком импульсов к моменту считывани ,- пропорционально длительности импульсов на выходах первего и второго элементов И 9 и 10 и мастоте генератора 18 импульсов. еиУвх-еиУо ent-enVo

где N - число импульсов, накопленное первым счетчиком k импульсов, V - объем второго счетчика 15

импульсовJ

- напр жение на входе 19} V - максимальный уровень вы ходного напр жени  первого и второго генераторов 2 и 3 экспрненциаль ного напр жени , Е - напр жение источника t

опорного напр жени . Выходным сигналом логарифмического преобразовател   вл етс  число, хран щеес  в регистре 12 пам ти. Этот сигнал пропорционален логариф му входного напр жени  и не зависит от посто нных времени первого и второго генераторов 2 и 3 экспоненциального напр жени .

предлагаемый логарифмический преобразователь обладает новым каjliecTBOM - более высоким быстродействием , так как результат преобразовани  (формируетс  за один период колебаний триггера К

формула изобретени  Л арифмический преобразователь по авт. св. № , отличающийс  тем, что, с целью повышени  быстродействи , в него введены генератор импульсов, фазовый детектор , элемент задержки, дополнительный элемент И, регистр пам ти, первый и второй счетчики импульсов, при чем один из выходов триггера соединен со входом элемента задержки, со входом записи регистра пам ти и

с первым входом фазового детектора, второй вход которого подключен к выходу второго счетчика иМпульсов, выход фазового детектора соединен с управл ющим входом генератора им

пульсов, выход которого подключен к счетному входу второго счетчика импульсов и к первому входу дополни тельного .элемента И, выход которого соединен со сметным ёходом первого

счетчика импульсов, вход сброса которого подктчен к выходу элемента задержки, выходы разр дов первого счетчика импульсов соединены с ветствующими входами регистра пам ти,

второй вход дополнительного элемента И подключен к выходу элемента ИЛИ.

Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство CC(fP

(р , кл. G Об G 7/2k. /1Э7В.

i

H3

/J4 I

I

IS

If

Claims (1)

1. Формула изобретения

   Логарифмический преобразователь по авт. св. № 754438, отличаю- ³⁰ щ и й с я тем, что, с целью повышения быстродействия, в него введены генератор импульсов, фазовый детектор, элемент задержки, дополнительный элемент И, регистр памяти, первый и второй счетчики импульсов, причем один из выходов триггера соединен со входом элемента задержки, со входом записи регистра памяти и с первым входом фазового детектора, второй вход которого подключен к выходу второго счетчика импульсов, выход фазового детектора соединен с управляющим входом генератора импульсов, выход которого подключен к счетному входу второго счетчика импульсов и к первому входу дополнительного элемента И, выход которого соединен со счетным входом первого счетчика импульсов, вход сброса которого подключен к выходу элемента задержки, выходы разрядов первого счетчика импульсов соединены с соответствующими входами регистра памяти, второй вход дополнительного элемента И подключен к выходу элемента ИЛИ.