SU425315A1

SU425315A1 - Умножитель частоты следования периодических импульсов

Info

Publication number: SU425315A1
Application number: SU1788702A
Authority: SU
Original assignee: Ю. В. Воронин , Л. А. Анашкина
Priority date: 1972-05-24
Filing date: 1972-05-24
Publication date: 1974-04-25

Description

1

Изобретение относитс к импульсной технике и может быть использовано в измерительной технике и приборостроении.

Известный умножитель частоты следовани периодических импульсов, содержащий блок умножени частоты на двух счетчиках импульсов , в состав которого входит генератор опорной частоты, делитель опорной частоты, входной формирователь, блок управлени , схема сравнени , два счетчика и блок коррекции умножени , состо щий из последовательно соединенных одновибратора, первого ключа, логической схемы «ИЛИ и второго ключа, счетчика импульсов, подключенного через логическую схему «И к триггеру, и формирователь, имеет относительно низкую точность умножени частоты.

Цель изобретени - повыщение точности умножени частоты.

Дл этого входной формирователь подключен ко входу одновибратора, выход которого соединен с формирователем установки на нуль счетчика и триггера, делитель опорной частоты соединен с вторым входом первого ключа, а схема сравнени - со вторым входом логической схемы «ИЛИ, причем выход триггера подключен ко второму входу второго ключа, выход которого вл етс входом счетчика импульсов.

На чертеже представлена функциональна схема предлагаемого умножител частоты.

Умножитель состоит из генератора 1 опорной частоты, подключенного к его выходу делител 2 опорной частоты, входного формировател 3, блока 4 управлени , блока 5 сравнени и блока 6 коррекции коэффициента умножени . Блок 5 сравнени содержит счетчик 7 импульсов, св занный с ним запоминающий регистр 8, счетчик 9 импульсов и схему 10 сравнени , предназначенную дл сравнени чисел, фиксируемых в счетчиках 7 и 9. Вход счетчика 7 подключен к выходу делител 2, а вход счетчика 9 - к выходу генератора 1.

Блок 6 коррекции коэффициента умножени предназначен дл того, чтобы за врем одного периода умножаемой частоты на выход умножител генерировалось число импульсов , равное коэффициенту умножени . Блок 6 состоит из следующих элементов. Одновибратор 11, формирующий импульс определенной длительности, и подключенна к его выходу ключева схема 12, соединенна вторым входом с делителем 2, образуют схему добавлени импульсов. Вход одновибратора И соединен с выходом входного формировател 3, а выход схемы 12 - со входом логической схемы «ИЛИ 13, второй вход которой подключен к выходу блока 5 сравнени .

Логическа схема «И 14, св занна с выходами триггеров счетчика 15, и подключенный к ее выходу триггер 16 образуют схему запрета импульсов в счетчик 15. Выход тригrepa 16 соединен с входом ключевой схемы 17, второй вход которой подключен к выходу логической схемы «ИЛИ, а выход - ко входу счетчика 15. Формирователь 18, подсоединенный к выходу одновибратора И, предназначен дл формировани импульса сброса в «О триггера 16 и счетчика 15.

Умножитель работает следующим образом.

Импульсы от генератора 1 опорной частоты поступают на вход делител 2 опорной частоты , коэффициент делени которого равен заданному коэффициенту К. умножени , и на вход счетчика 9 импульсов опорной частоты. Выходные импульсы делител 2, частота которых равна fou/K, подаютс на вход счетчика 7 импульсов.

В счетчике 7 перед приходом очередного импульса умножаемой частоты фиксируетс число п, равное FoajK-f. С приходом очередного импульса умножаемой частоты, прошедшего через входной формирователь 3 и блок 4 управлени , производитс перепись числа п FoiL/K-f из счетчика 7 в запоминающий регистр 8. Перед этим сбрасываютс в «О делитель 2, счетчик 9 импульсов опорной часто: ты и запоминающий регистр 8. После осуществлени перезаписи счетчик 7 также сбрасываетс в «О.

Запоминающий регистр 8 и счетчик 9 импульсов опорной частоты подключены к схеме 10 сравнени . Последн срабатывает каждый раз, когда в счетчике 9 импульсов опорной частоты фиксируетс число nFoulK-f. Частота срабатывани схемы 10 сравнени , определ юща величину умноженной частоты, равна

..

PonlK-F

Выходной сигнал со схемы сравнени сбрасывает в «О счетчик 9, который после этого вновь заполн етс частотой Рои, и поступает через логическую схему «ИЛИ и через открытую ключевую схему 17 на вход счетчика 15.

Если перед приходом очередного импульса умножаемой частоты число импульсов в счетчике 15 достигает числа К, то срабатывает логическа схема «И и перебрасывает триггер 16. При этом ключева схема 17 закроетс ,

и прекратитс доступ импульсов умноженной частоты на выход умножител и на вход счетчика 15 до прихода очередного импульса.

В случае, когда число импульсов не достигает К., то через ключевую схему 12, открываемую одновибратором 11 с приходом каждого очередного импульса умножаемой частоты на врем , равное длительности импульса, вырабатываемого одновибратором И, в счетчик 15 добавл етс несколько дополнительных импульсов с делител 2 до числа К., после чего ключева схема 17 закрываетс . Врем , на которое открываетс ключева схема 12, выбираетс меньше наименьшего периода частоты следовани импульсов умноженной частоты . По окончании действи импульса, вырабатываемого одновибратором И, формирователь 18 выдает импульс сброса в «О счетчика 15 и триггера 16.

Таким образом, за врем одного периода умножаемой частоты умножителем будет генерироватьс число импульсов, равное коэффициенту умножени .

Предмет изобретени

Умножитель частоты следовани периодических импульсов, содержащий блок умнол4ени частоты на двух счетчиках импульсов, в состав которого входит генератор опорной частоты , делитель опорной частоты, входной формирователь, блок управлени , схема сравнени , два счетчика и блок коррекции умножени , состо щий из последовательно соединенных одновибратора, первого ключа, логической схемы «ИЛИ и второго ключа, счетчика импульсов, подключенного через логическую схему совпадени «И к триггеру, и формировател , отличающийс тем, что,

с целью повыщени точности умножени частоты , входной формирователь подключен ко входу одновибратора, выход которого соединен с формирователем установки на нуль счетчика и триггера, делитель опорной частоты

соединен со вторым входом первого ключа, а схема сравнени со вторым входом логической схемы «ИЛИ, причем выход триггера подключен ко второму входу второго ключа, выход которого вл етс входом счетчика импульсов .