SU435582A1 - УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧАСТОТЫВ П Т Б--:-•*(•'! f^'^^iniCRTSц-Ш*Д i^.a?utt- И - Google Patents

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧАСТОТЫВ П Т Б--:-•*(•'! f^'^^iniCRTSц-Ш*Д i^.a?utt- И

Info

Publication number
SU435582A1
SU435582A1 SU1513811A SU1513811A SU435582A1 SU 435582 A1 SU435582 A1 SU 435582A1 SU 1513811 A SU1513811 A SU 1513811A SU 1513811 A SU1513811 A SU 1513811A SU 435582 A1 SU435582 A1 SU 435582A1
Authority
SU
USSR - Soviet Union
Prior art keywords
circuit
output
input
frequency
period
Prior art date
Application number
SU1513811A
Other languages
English (en)
Other versions
SU435582A2 (ru
Filing date
Publication date
Application filed filed Critical
Priority to SU1513811A priority Critical patent/SU435582A1/ru
Application granted granted Critical
Publication of SU435582A2 publication Critical patent/SU435582A2/ru
Publication of SU435582A1 publication Critical patent/SU435582A1/ru

Links

Description

1
Предлагаемое устройство относитс  к области автоматики и измерительной техники и .oжeт быть использовано при построении быстродействующих устройств измерени  и устройств преобразовани  число-импульсной информации.
Известно устройство дл  умножени  частоты по авт. св. 404173.
Недостатком этого устройства  вл етс  относительно узкий диапазон умножаемых частот .
Предлагаемое устройство отличаетс  тем, что оно содержит первый и второй управл емые генераторы частоты, первые входы которых соединены с выходом делител  частоты, триггер переполнени  и схему «И, первый вход которой соединен с выходом триггера переполнени , второй - с выходом переполнени  счетчика приращени  периода и с первым входом триггера переполнени . Третий вход схемы «И соединен с выходом счетчика приращени  периода, четвертый - со входом счетчика приращени  периода и с выходом второй схемы «И. Выход схемы «И соединен со вторым входом второго управл емого генератора, первые выходы которого через клапаны соединены со вторыми входами первого управл емого генератора частоты, выход которого соединен со входами схемы вычитани  и схемы управлени , выход которой соединен со вторым входом триггера и третьим входом второго управл емого генератора частоты , второй выход которого соединен со входом второй схемы «И.
Это позвол ет расширить диапазон умножаемых частот таким образом, что верхний предел ограничиваетс  быстродействием элементной базы, а нижний предел частоты практически не ограничен.
На фиг. il приведена функциональна  схема предлагаедмого устройства; на фиг. 2 - функциональна  схема устройства управлени ; на фиг. 3 - временные диаграммы.
Умножаема  частота через формирователь 1 поступает на первый вход 2 схемы 3 управлени , имеющей второй 4 и третий 5 входы и первый 6, второй 7 и третий 8 входы.
Схема «И 9 соединена со входом счетчика 10 приращени  периода, выходы которого соединены со входами схемы «И 11.
Клапаны 12 служат дл  переписи кода из
счетчика 13 частоты измерени  периода и из
счетчика 10 в регистр частоты измерени  периода 14- и в регистр приращени  периода 15
соответственно.
Выход триггера переполнени  16 соединен
со входом схемы «И 11. Входы схемы «И 17
соединены с выходами счетчика 18 коэффициепта умножени , а выходы через схему ИЛИ 19 соединены со входом схемы 20 вычитани . Генератор 21 калиброванной частоты соединен со входом делител  частоты 22. Выходы первой 23 и второй 24 групп схем «И соединены со входами первой 25 и второй 26 схем «ИЛИ. Регистр 15, группа схем «И 23 и схема «ИЛИ 25 в совокупности образуют первый управл емый генератор частоты 27, а счетчик 13, схемы «И 24 и схема «ИЛИ 26 - второй управл емый генератор частоты 28. Схемы «И 29-31 ,и триггеры 32-34 образуют схему управлени  3. Схема управлени  3 формирует импульс переписи кодов из счетчиков 10 и 13 в регистры 14 и 15 (выход 7), сброс счетчиков 10, 13 и триггеров 16 в исходное состо ние (выход 8) и осуществл ет «задержку фронта импульса умножаемой частоты (вход 2) до ближайшего фронта импульса с входа 4. Задержка осуществл етс  триггерами 32 и 34 и схемой «И 29. Работа части схемы, состо щей из узлов 3, 10, 12, 14, 17, 18, 19, 20, аналогична работе прототипа. При одной и той же фиксированной частоте иа выходах схем -«ИЛИ 25 и 26 осуществл етс  умножение частоты, лежащей в пределах 4« ( умноженна  частота формируетс  на выходе схемы вычитани  импульсов 20), где М - коэффициент умножени ; tz - длительность периода сигнала с выхода схем «ИЛИ 25 и 26. Достигаетс  это за счет того, что значение кода «приращени  периода N, переписываемого в конце периода в регистр 14, представлено в виде ( T-BTL - величина периода входного сигнала). Частота /вых„ на выходе схемы «ИЛИ определ етс  соотношением /вы..f вЫЖго /ВЫХн ( где f ВЫХ20 - частота на выходе схемы вычитани  20). Так как /вых,„ fr -/вых„, то получим /вых„ М/вх (1ъ -1Г Дл  расщирени  диапазона умножаемых частот необходимо мен ть частоту на выходах схем «ИЛИ 25   26. Задачу изменени  частоты на выходе схемы «ИЛИ 26 осуществл ют схемы «И М, 24, счетчик 13, триггер 16. Устройство работает следующим образом. 5 10 15 20 25 30 35 40 45 50 55 60 65 По окончании периода входного сигнала на входе 2 переключаетс  триггер 32, схема «И 29 открываетс , и первый же импульс по входу 4 переключает триггер 34. Схема «И 9 закрываетс , а схема «И 30 открываетс  на врем  следовани  по входу 5 двух импульсов, первый из которых выдел етс  на выходе схемы «И 31 и переписывает информацию из счетчиков 10 и 13 в регистры 14 и 15. Затем импульсом с выхода 8 счетчик 13 сбрасываетс  в «нуль, счетчик 10 - в «2 (так как через схему «И 30 прошло два импульса на триггер 33) и триггер 34 - в исходное состо ние . При этом схема «И 9 открываетс . Измерение периода начинаетс  с максимальной частоты на выходе схемы «ИЛИ 26. (Значение частоты па выходе схемы «ИЛИ 26 определ етс  значением кода в счетчике 13). После первого переполнени  счетчика переключаетс  триггер переполнени  16. Каждое последующее переполнение счетчика 10 фиксируетс  поступлением импульса со схемы «И .11 в счетчик 13. При этом прибавление импульса в счетчик 13 сопровождаетс  уменьшением частоты на выходе схемы «ИЛИ 26 в 2 раза. К моменту окончани  периода входного сигнала в счетчике 10 фиксируетс  код приращени  периода, относительно минимального Гмин, определ емого как 7мии Л -2 г 2, где - длительность периода сигнала с выхода «ИЛИ 26 к моменту окончани  периода входного сигп - число импульсов, прошедших в счетчик 13. Величину периода входного сигнала в этом случае можно представить: (4 + ,-2 + 4-2Ч-,-2 + ...+ + а 2«-) +//- 2« #, (Ж + ) 2 , где tz - длительность периода сигнала с генератора; N - значение кода в счетчике 10. В счетчике 13 формируетс  код частоты измерени  периода. Импульсом с выхода 7 схемы управлени  информаци  из счетчиков 10 и 13 переписываетс  в регистры 14 и 15. Группа схем «И и «ИЛИ 25 подключена к генератору 21 и делителю 22 аналогично схемам «И и «ИЛИ 26. При переписи кодов из счетчиков 10 и 13 в регистры 14 и 15 на выходе схемы вычитани  импульсов устанавливаетс  правильное значение умноженной частоты, так значение кода приращени  периода то же, что и при заполнении периода посто нной частотой Затем импульсом с выхода 8 схемы управлени  3 счетчики 10, 13 и триггер 16 возвращаютс  в исходное состо ние, после чего начинаетс  измерение очередного периода. Так, например, при реализации умножител  на интегральных микросхемах с предельной частотой элементов 5 мгц и с коэффициентом умножени  128 верхнее значение умножаемой частоты
/вх40 кгц.
128-0,2 МКС
Дл  перекрыти  диапазона частот, например , 3 - 40000 ГЦ достаточно двоичный делитель 22 вз ть четырнадцатиразр дным, а счетчик 13 и -регистр 15 - четырехразр дными .
Предмет изобретени 
Устройство дл  умножени  частоты по авт. св. 404173, от л ич аюпдеес  тем, что, € целью увеличени  диапазона входных частот, оно содержит первый и второй управл емые генераторы, первые входы которых соединены с выходами делител  частоты, триггер переполнени  и схему «И, первый вход которой соединен с выходом триггера переполнени , второй-с выходом переполнени  счетчика приращени  периода и с первым входом триггера переполнени , третий вход схемы «И соединен с выходом счетчика приращени  периода, четвертый - со входом счетчика приращени  периода и с выходом второй схемы «И, выход схемы «И соединен со вторым входом второго управл емого генератора, первые выходы которого через клапаны соединены со вторыми входами первого управл емого генератора частоты, выход которого соединен со входами схемы вычитани  и схемы управлени , выход которой соединен со вторым входом триггера и третьим входом второго управл емого генератора частоты, второй выход которого соединен со входом второй схемы «И.
Г
1лл аплжи ш
50 29Л 54
v
и
Фиг 5
SU1513811A 1970-01-04 УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧАСТОТЫВ П Т Б--:-•*(•'! f^'^^iniCRTSц-Ш*Д i^.a?utt- И SU435582A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1513811A SU435582A1 (ru) 1970-01-04 УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧАСТОТЫВ П Т Б--:-•*(•'! f^'^^iniCRTSц-Ш*Д i^.a?utt- И

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1513811A SU435582A1 (ru) 1970-01-04 УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧАСТОТЫВ П Т Б--:-•*(•'! f^'^^iniCRTSц-Ш*Д i^.a?utt- И

Publications (2)

Publication Number Publication Date
SU435582A2 SU435582A2 (ru) 1974-07-05
SU435582A1 true SU435582A1 (ru) 1974-07-05

Family

ID=

Similar Documents

Publication Publication Date Title
SU435582A1 (ru) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧАСТОТЫВ П Т Б--:-•*(•'! f^'^^iniCRTSц-Ш*Д i^.a?utt- И
SU363096A1 (ru)
SU1034145A1 (ru) Управл емый умножитель частоты следовани импульсов
SU425315A1 (ru) Умножитель частоты следования периодических импульсов
RU2722410C1 (ru) Способ измерения временного интервала и устройство для его осуществления
SU397942A1 (ru)
SU506888A1 (ru) Преобразователь скорости перемещени в код
SU1081783A1 (ru) Умножитель частоты следовани импульсов
SU660228A1 (ru) Умножитель частоты
SU437211A1 (ru) Частотно-фазовый селектор
SU497591A1 (ru) Дискретное устройство дл последовательного усреднени
SU369565A1 (ru) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИИ у = е^
SU424144A1 (ru) Дифференцирующее устройство
SU790099A1 (ru) Цифровой умножитель частоты следовани импульсов
SU456357A1 (ru) Устройство дл формировани серии импульсов
SU372681A1 (ru) Г"" чсессиознаиi
SU542338A1 (ru) Умножитель частоты следовани периодических импульсов
SU450180A1 (ru) Устройство дл оценки математического ожидани
SU630628A1 (ru) Устройство дл умножени
SU957205A1 (ru) Генератор случайных процессов
SU363994A1 (ru) Модель работы сетевого графика
SU372700A1 (ru) Всесоюзная
SU512580A1 (ru) Счетчик импульсов
SU499673A1 (ru) Умножитель частоты следовани импульсов
SU496570A1 (ru) Интегратор