JPH0795060A - ジッタが補償される低電力の位相ロック・ループとその方法 - Google Patents
ジッタが補償される低電力の位相ロック・ループとその方法Info
- Publication number
- JPH0795060A JPH0795060A JP6191264A JP19126494A JPH0795060A JP H0795060 A JPH0795060 A JP H0795060A JP 6191264 A JP6191264 A JP 6191264A JP 19126494 A JP19126494 A JP 19126494A JP H0795060 A JPH0795060 A JP H0795060A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- phase
- loop
- phase detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000007704 transition Effects 0.000 claims description 31
- 230000004044 response Effects 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 13
- 238000005070 sampling Methods 0.000 claims description 10
- 230000000295 complement effect Effects 0.000 claims description 8
- 238000001914 filtration Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims 3
- 238000000354 decomposition reaction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 14
- 239000000872 buffer Substances 0.000 description 3
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
- H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
比較的低い電力消費量と、クロック出力信号の比較的低
いジッタを同時に有する。 【構成】 PLL(40)には、位相検出器(41)
と、位相検出器(41)の出力に接続された位相誤差ア
キュムレータ(42)とが含まれる。位相誤差アキュム
レータ(42)は、比較的速いクロック速度で位相検出
器(41)の出力をサンプリングするが、比較的遅いク
ロック速度でこれらのサンプルを蓄積し、その出力を発
生する。そのためPLL(40)は、短い期間の位相遅
延を捕捉して、クロック出力信号のジッタを低く維持す
るが、同時にループ・フィルタ(43)は比較的遅い速
度で周期的にその出力を調整すれば済むので、電力の節
約になる。位相検出器(41)は、位相検出器ラッチ
(60)の準安定状態を検出して、アップ・パルスまた
はダウン・パルスに分解して、さらにクロック出力信号
のジッタを削減する。
Description
さらに詳しくは位相ロック・ループに関する。
phase locked loop )は、ループ・クロック信号と基準
クロック信号との位相差を示す位相検出出力信号を発生
する位相検出器を有する。この位相検出器は、位相検出
出力信号をループ・フィルタの入力に送る。ループ・フ
ィルタは、2個のクロック信号の位相が外れていると位
相検出器が検出する時間の長さを示す出力電圧レベルを
与える低域フィルタである。ループ・フィルタの出力
は、電圧制御発振器(VCO:voltage controlledosci
llator )の入力を駆動する。次にVCOは、所望の周
波数を有するクロック出力信号を設ける。このクロック
出力信号がループ分周器(loop divider)内で分周され
て、ループ・クロック信号となる。このため、PLLは
ループ分周器の値に基づいて、基準クロック信号の周波
数よりも何倍も大きい周波数を有するクロック出力信号
を生成することができる。
ジタル出力を発生して、2個の入力クロック信号間の位
相差を示す。たとえば、三状態位相検出器は、高論理状
態では1つの出力信号を設けて、基準クロック信号とル
ープ・クロック信号との間の先行位相を示し、低論理状
態では遅行位相を示し、高インピーダンス状態ではロッ
ク状態を示す。IV型位相検出器として知られる別の種
類のデジタル位相検出器は、高論理などの能動論理状態
で1つの出力信号を設けて、基準クロック信号とループ
・クロック信号との間の先行位相を示す。またこのIV
型位相検出器は、能動論理状態で第2出力信号を設け
て、基準クロック信号とループ・クロック信号との間の
遅行位相を表す。IV型位相検出器は、非能動論理状態
では両方の出力信号を設けてロック状態を示す。
的速い速度で位相検出器の出力をサンプリングして、信
号がロックから外れる時間の量を正確に検出する。ルー
プ・フィルタは、現在と以前のサンプル値に基づいて、
デジタル・コードを設ける。この種のPLLは、電力消
費量とクロック・ジッタの感度との間に固有の妥協点を
示す。ループ・フィルタが比較的高速度で位相検出器の
出力をサンプリングすると、より正確に位相差を表し、
そのためにPLLはジッタの低いクロック出力信号を設
ける。しかし、サンプリング速度が速くなると、電力消
費量が増える。ループ・フィルタのサンプリング速度が
遅くなると、電力消費量は少なくなるが、クロック出力
信号のジッタは増加する。
が、望ましくない信号ジッタを起こすことがあることで
ある。ループ・クロック信号が基本的に基準クロック信
号にロックされると、2つの信号間に、数ナノ秒(n
s)程度の比較的小さい位相差が起こる。しかし位相検
出器は、このように小さい差を正確に区別することはで
きないことがある。そのために、クロック信号の遷移に
おける位相検出器の出力が不確定となり、実際の位相差
を正確に反映しなくなる。これによって信号ジッタが増
大する。
量が比較的小さく、なおかつクロック出力信号のジッタ
が比較的低いPLLが望ましい。
態において、位相検出器と、位相誤差蓄積部と、ループ
・フィルタと、電圧制御発振器と、ループ分周器とから
構成される低電力のジッタが補償された位相ロック・ル
ープを提供する。この位相検出器は、基準クロック信号
を受け取る第1入力と、ループ・クロック信号を受け取
る第2入力と、出力とを有する。位相検出器は、基準ク
ロック信号とループ・クロック信号との位相差に応答し
て、出力において位相検出出力信号を発生する。位相誤
差蓄積部は、位相検出器に結合されて、あるサンプル・
クロックで周期的に位相検出出力をサンプリングして、
所定の数のサンプル・クロック期間にわたり蓄積された
位相誤差を蓄積する。ループ・フィルタは、位相誤差蓄
積部に結合されて蓄積された位相誤差を受け取る入力
と、濾波された出力を設ける出力とを有する。電圧制御
発振器は、ループ・フィルタの出力に結合された入力
と、位相ロック・ループのクロック出力信号を設ける出
力とを有する。ループ分周器は、位相ロック・ループの
クロック出力信号を受け取る入力と、ループ・クロック
信号を設ける出力とを有する。
ープのジッタを低く維持しながら電力を削減する方法を
提供する。基準クロック信号とループ・クロック信号と
の位相差が検出されて、位相検出信号となる。位相検出
信号はサンプル・クロックの所定の遷移においてサンプ
リングされる。位相検出信号の複数のサンプルが蓄積さ
れて、蓄積された位相誤差となる。この蓄積位相誤差
は、ループ・フィルタ内で濾波される。位相ロック・ル
ープのクロック出力信号には、ループ・フィルタの出力
に比例する周波数が与えられる。
の詳細な説明と、添付の図面とからさらに明確に理解さ
れるだろう。
プ(PLL)20をブロック図で示す。PLL20に
は、位相検出器21,ループ・フィルタ22、電圧制御
発振器(VCO)23およびループ分周器24が含まれ
る。位相検出器21は、「基準クロック信号(REFERENC
E CLOCK SIGNAL)」と記された信号を受け取る第1入力
と、「ループ・クロック信号(LOOP CLOCK SIGNAL )」
と記された信号を受け取る第2入力と、位相検出出力信
号を設ける出力とを有する。ループ・フィルタ22は、
位相検出器21の出力に接続されてそこで位相検出出力
信号を受け取る入力と、出力とを有する。VCO23
は、ループ・フィルタ22の出力に接続された入力と、
「クロック出力信号(CLOCK OUTPUT SIGNAL )」と記さ
れた出力信号を設ける出力とを有する。ループ分周器2
4は、VCO23の出力に接続された入力と、位相検出
器21の第2入力に接続されてループ・クロック信号を
設ける出力とを有する。
電力を必要とする用途で用いることができる。このよう
な用途では、従来、PLL20は、相補型金属酸化膜半
導体(CMOS:complementary metal oxide semicond
uctor )回路構成として集積回路の形で組み込まれてい
る。CMOS回路構成は、事実上すべての電力散逸が切
り替え中に起こるために、低電力の用途では有用であ
る。しかしCMOS回路構成の電力消費量は、切り替え
量に比例して増加する。
力消費量と性能の間の固有の妥協点を生み出す。位相検
出器21は、基準クロックと分周されたループ・クロッ
クとの間の位相差に応答して、連続したデジタル出力を
設ける。しかし、ループ・フィルタ22は、位相検出器
21の出力を周期的にサンプリングして、それに応じ
て、出力を変更しなければならない。たとえば、位相検
出器21が、ループ・クロック信号が基準クロック信号
に遅行していることを示すと、ループ・フィルタ22は
その出力端子でデジタル・コード値を大きくして、クロ
ック出力信号の周波数を大きくしなければならない。ル
ープ・フィルタ22のサンプリング速度が速くなると、
ループ・フィルタ22は基準クロック信号とループ・ク
ロック信号との間の位相関係をより正確に反映すること
ができるようになる。このように応答性が改善されるこ
とによって、クロック出力信号のジッタは減るが、サン
プリング速度がより高くなると、ループ・フィルタ22
はより多くの電力を消費する。そのため、電力消費量を
減らすためには、ループ・フィルタ22のサンプリング
周波数を小さくすることが望ましい。しかし、ループ・
フィルタ22のサンプリング周波数が小さくなると、ル
ープ・フィルタ22は、基準クロック信号とループ・ク
ロック信号との間の位相差に対する応答性が悪くなり、
そのためにクロック出力信号のジッタが増大する。
ク図で示す。PLL40には、位相検出器41,位相誤
差アキュムレータ42,ループ・フィルタ43,VCO
44およびループ分周器45が含まれる。図1と共通の
信号名は、そのまま用いられる。位相検出器41は、基
準クロック信号を受け取る第1入力と、ループ・クロッ
ク信号を受け取る第2入力と、「アップ(UP)」と記さ
れた第1位相検出出力信号を設ける第1出力と、「ダウ
ン(DOWN)」と記された第2位相検出出力信号を設ける
第2出力とを有する。基準クロック信号は比較的低周波
のクロック信号で、通常は、「FREF 」と指定された周
波数を有する外部発振器(図示せず)によって生成され
る。位相誤差アキュムレータ42は、アップ信号を受け
取る第1入力と、ダウン信号を受け取る第2入力と、
「サンプル・クロック(SAMPLE CLOCK)」と記された信
号を受け取るサンプル・クロック入力と、「ラッチング
・クロック(LATCHING CLOCK)」と記された信号を受け
取るラッチング・クロック入力と、mビットのデジタル
出力語を設ける出力端子とを有する。ループ・フィルタ
43は、位相誤差アキュムレータ42の出力に接続され
た入力と、nビットのデジタル出力語を設ける出力とを
有する。VCO44は、ループ・フィルタ43の出力に
接続された入力と、クロック出力信号を設ける出力とを
有する。クロック出力信号は、「FOUT 」と指定された
周波数を有するPLL40の比較的高周波のクロック出
力信号である。FOUT は、ループ分周器45の値に基づ
くFREFの倍数である。ループ分周器45は、VCO4
4の出力に接続された入力と、位相検出器41の第2入
力に接続されてループ・クロック信号を設ける出力とを
有する。
から高への遷移と、ループ・クロック信号の高から低へ
の遷移に関して出力を設けるIV型デジタル位相検出器
である。位相検出器41は高論理電圧でアップ信号を能
動化して、ループ・クロック信号が基準クロック信号に
遅行している、すなわち基準クロック信号はループ・ク
ロック信号が高から低への遷移を行う前に低から高への
遷移を行う状態を表す。位相検出器41は、高論理電圧
でダウン信号を能動化して、ループ・クロック信号が基
準クロック信号に先行している、すなわちループ・クロ
ック信号が、基準クロック信号が低から高への遷移を行
う前に、高から低への遷移を行う状態を表す。位相検出
器41は、位相差の期間にほぼ等しい時間だけ、アップ
信号およびダウン信号をパルス化する。
の対応する遷移が充分に短い期間、たとえば1ns間の
間に起こると、従来のIV型位相検出器は不確定な状態
となり、アップ・パルスまたはダウン・パルスを発生す
るか、あるいは全然パルスを発生しない。本発明によ
り、位相検出器41は、この不確定状態の発生を検出し
て、それに応答して自動的にアップ・パルスを発生す
る。この動作によりクロック信号のジッタは大幅に少な
くなるが、これは強制されたアップ・パルスが、アップ
・パルスおよびダウン・パルスに無作為に周波数を可変
させる代わりにクロック出力信号の周波数を次第に連続
して大きくするためである。事実、位相検出器41は、
基準クロック信号に先行するループ・クロック信号を明
確に検出して、それに応答してダウン・パルスを1つ発
生することができる。
の第1部分と第2部分とをそれぞれ、部分ブロック図お
よび部分論理図に示す。図3および図4を共に見ると、
位相検出器41は一般に、クロック・ラッチング部5
0,位相検出器ラッチ60および分解部(resolution p
ortion)70によって構成される。
リップフロップ51,インバータ52,D型フリップフ
ロップ53,インバータ54,ANDゲート55,D型
フリップフロップ56,ANDゲート57およびNOR
ゲート58が含まれる。フリップフロップ51は、「V
D 」と記された電源電圧端子に接続された「D」と記さ
れたデータ入力端子と、基準クロック信号を受け取る
「CK]と記された真クロック入力端子と、「反転C
K」と記された相補クロック入力端子と、「反転R」と
記された相補リセット入力端子と、「Q」と記された真
出力端子とを有する。VD は、約5ボルトの公称値を有
する真または高論理電圧を表す、より正の値の大きい電
源電圧である。インバータ52は、基準クロック信号を
受け取る入力端子と、フリップフロップ51の反転CK
入力端子に接続された出力端子とを有する。フリップフ
ロップ53は、VD に接続されたD入力端子と、CK入
力端子と、ループ・クロック信号を受け取る反転CK入
力端子と、反転R入力端子と、Q出力端子とを有する。
インバータ54は、ループ・クロック信号を受け取る入
力端子と、フリップフロップ53のCK入力端子に接続
された出力端子とを有する。ANDゲート55は、フリ
ップフロップ51のQ出力端子に接続された第1入力端
子と、フリップフロップ53のQ出力端子に接続された
第2入力端子と、出力端子とを有する。フリップフロッ
プ56は、ANDゲート55の出力端子に接続されたD
入力端子と、サンプル・クロックを受け取るCK入力端
子と、「反転サンプル・クロック(SAMPLE CLOCK)」と
記されたサンプル・クロック信号の補数を受け取る反転
CK入力端子と、Q出力端子とを有する。サンプル・ク
ロックは、図示された実施例ではFOUT /2に等しい周
波数を有する高速クロックである。ANDゲート57
は、フリップフロップ51のQ出力端子に接続された第
1入力端子と、フリップフロップ56のQ出力端子に接
続された第2入力端子と、フリップフロップ53のQ出
力端子に接続された第3入力端子と、出力端子とを有す
る。NORゲート58は、ANDゲート57の出力端子
に接続された第1入力端子と、「リセット(RESET )」
と記された信号を受け取る第2入力端子と、フリップフ
ロップ51,53の反転R入力端子に接続された出力端
子とを有する。
ト61,62が含まれる。NANDゲート61は、フリ
ップフロップ51のQ出力端子に接続された第1入力端
子と、第2入力端子と、反転アップと記された信号を設
ける出力端子とを有する。NANDゲート62は、NA
NDゲート61の出力端子に接続された第1入力端子
と、フリップフロップ53のQ出力端子に接続された第
2入力端子と、「反転ダウン」と記された信号を設ける
出力端子とを有する。反転アップ信号とアップ信号およ
び反転ダウン信号とダウン信号は、分解部70の動作の
ために互いに真の補数とはなっていない点に注意するこ
と。これについては以下に述べる。
1〜73,NANDゲート74,ORゲート75,AN
Dゲート76,D型フリップフロップ77,78および
バッファ79,80が含まれる。フリップフロップ71
は、「ループ・クロック・ウィンドウ(LOOP CLOCK WIN
DOW )」と記されたクロック信号を受け取るD入力端子
と、サンプル・クロックを受け取るCK入力端子と、反
転サンプル・クロックを受け取る反転CK入力端子と、
Q出力端子とを有する。フリップフロップ72は、反転
アップ信号を受け取るD入力端子と、サンプル・クロッ
クを受け取るCK入力端子と、反転サンプル・クロック
を受け取る反転CK入力端子と、Q出力端子とを有す
る。フリップフロップ73は、反転ダウン信号を受け取
るD入力端子と、サンプル・クロックを受け取るCK入
力端子と、反転サンプル・クロックを受け取る反転CK
入力端子と、Q出力端子とを有する。NANDゲート7
4は、フリップフロップ71のQ出力端子に接続された
第1入力端子と、フリップフロップ73のQ出力端子に
接続された第2入力端子と、出力端子とを有する。OR
ゲート75は、NANDゲート74の出力端子に接続さ
れた第1相補入力端子と、フリップフロップ72のQ出
力端子に接続された第2相補入力端子と、出力端子とを
有する。ANDゲート76は、フリップフロップ72の
Q出力端子に接続された真入力端子と、フリップフロッ
プ73のQ出力端子に接続された相補入力端子と、出力
端子とを有する。フリップフロップ77は、ORゲート
75の出力端子に接続されたD入力端子と、サンプル・
クロックを受け取るCK入力端子と、反転サンプル・ク
ロックを受け取る反転CK入力端子と、Q出力端子とを
有する。フリップフロップ78は、ANDゲート76の
出力端子に接続されたD入力端子と、サンプル・クロッ
クを受け取るCK入力端子と、反転サンプル・クロック
を受け取る反転CK入力端子と、Q出力端子とを有す
る。バッファ79は、フリップフロップ77のQ出力端
子に接続された入力端子と、アップ信号を設ける出力端
子とを有する。バッファ80は、フリップフロップ78
のQ出力端子に接続された入力端子と、ダウン信号を設
ける出力端子とを有する。
ロップ51,53内で基準クロック信号とループ・クロ
ック信号の選択された端部を捕捉し、その後で位相検出
器ラッチ60で比較を行う。フリップフロップ51,5
3の出力の遷移は、それぞれの入力の遷移により判定さ
れるので、互いに非同期である。基準クロック信号また
はループ・クロック信号のいずれかが他方に対して先行
し、その対応するフリップフロップのQ出力がまず能動
状態となる。基準クロック信号およびループ・クロック
信号のうち遅行しているほうの信号の選択された遷移が
起こると、フリップフロップ51,53の出力は両方と
も能動状態になり、これによってANDゲート55の出
力が能動状態となり、結果としてサンプリング・クロッ
クとの同期の後でフリップフロップ51,53のリセッ
ト入力が能動化される。ラッチング回路50も、フリッ
プフロップ51,53をリセットするための外部リセッ
ト信号のための入力を設ける。図示された実施例におい
ては、フリップフロップ51はループ・クロック信号の
立ち下がり端であって基準クロック信号の立ち上がり端
を捕捉するが、これは基準クロック信号の立ち下がり端
が図示されない回路構成によりパルス幅変調されてい
て、別の信号化情報を伝えるためである。しかし、他の
実施例においては、信号化などのために変調されていな
いどちらかのクロックの選択された端部を用いることが
できる。
Dゲート61,62に実現される従来のSR型ラッチで
ある。フリップフロップ51,53のいずれか一方が基
準クロック信号およびループ・クロック信号のうち対応
するほうの選択された端部を捕捉すると、位相検出器ラ
ッチ60は通常、\X\TO(アップ)信号および反転
ダウン信号のうち選択された一方を低論理で能動化す
る。もう一方の選択されたクロック端が発生すると、位
相検出器ラッチ60はリセットされて、反転アップ信号
および反転ダウン信号の両方を非能動状態、すなわち高
論理に設ける。反転アップ信号および反転ダウン信号の
選択された一方が能動状態となる時間の長さは、基準ク
ロック信号およびループ・クロック信号が位相から外れ
て、延長され、サンプル・クロックの次の立ち上がり端
と同期するまでの時間量に相当する。次に分解部70
は、サンプル・クロックと同期して反転アップ信号およ
び反転ダウン信号をサンプリングし、図2の位相誤差ア
キュムレータ42に個別のデジタル出力信号アップ,ダ
ウンを与える。
に近づいてロックされると、選択されたクロック端は時
間的に近づいて並ぶ。しかし、この両信号の遷移が全く
同時に起こることはなく、フリップフロップ51,53
はサンプル・クロックには同期しない。クロック端が充
分に近づいて並ぶと、位相検出器ラッチ60は、すべて
のSR型ラッチと同様に、準安定状態に入る。位相検出
器ラッチ60を準安定状態にするために必要なクロック
端部間の時間遅延は、ほぼ、NANDゲート61または
NANDゲート62のいずれかによるゲート遅延であ
る。現在のCMOS技術では、このゲート遅延は約1n
sであるが、異なるトランジスタ処理技術を用いるとこ
の値は変わる。
出力が発振して、反転アップ信号および反転ダウン信号
は、フリップフロップ72,73がサンプル・クロック
の次の端部でその状態をサンプリングするまで分解しな
い。この状態で、フリップフロップ72,73は反転ア
ップ信号および反転ダウン信号のいずれか一方を無作為
にラッチするが、これは基準クロック信号とループ・ク
ロック信号との実際の位相差には相当しない。そのため
に、基準クロック信号とループ・クロック信号が本質的
にロックされて、PLL40が周波数を無作為に変更す
ると、クロック出力信号上にジッタが起こる。
41は準安定状態を検出して、分解部70が、アップ信
号およびダウン信号のうちの選択されたほうを自動的に
能動化する(図示された実施例ではアップ信号を能動
化)。分解部70は、ループ・クロック・ウィンドウ信
号により定義された所定の時間の間フリップフロップ7
2,73の出力をサンプリングすることによってこの準
安定状態を検出する。ループ・クロック・ウィンドウ
は、ループ・クロック信号の各期間についてサンプル・
クロック1回分の期間の間能動であるクロック信号であ
る。サンプル・クロックのこの期間は、ループ・クロッ
ク信号が高から低への遷移を行う期間である。そのた
め、ループ・クロック・ウィンドウが能動の間にフリッ
プフロップ72,73の出力がいずれも能動にならない
と、分解部70はアップ信号を設ける。特に、ループ・
クロック・ウィンドウが高倫理で能動状態にある間に、
フリップフロップ72のQ出力(ラッチされた反転ダウ
ン信号)が高論理のまま非能動状態であると、NAND
ゲート74はその出力に低論理を発生する。NANDゲ
ート74がその出力に低論理を発生するか、あるいはフ
リップフロップ72のQ出力に低論理を発生する、すな
わち通常のアップ状態であると、さらにORゲート75
が高論理を発生する。フリップフロップ72がそのQ出
力端子で高論理を発生し、同時にフリップフロップ73
がそのQ出力端子に低論理を発生すると、ANDゲート
76はその出力に高論理を発生し、アップ信号およびダ
ウン信号が両方とも同時に能動状態になるという不当な
状態を阻止する。
2は、サンプル・クロックに基づいてアップ・パルスお
よびダウン・パルスの数をサンプリングして蓄積する。
位相誤差アキュムレータ42は、ラッチング・クロック
の1期間の間アップ・パルスおよびダウン・パルスを蓄
積する。各アップ・パルスは蓄積された値だけ増分し、
各ダウン・パルスは蓄積された値だけ減分する。ラッチ
ング・クロックの特定の遷移において、位相誤差アキュ
ムレータ42は、蓄積された値をラッチして、この蓄積
値をループ・フィルタ43に送る。mの値は、ラッチン
グ・クロックとサンプル・クロックの期間の比を充分に
表す大きさをもつ2を基数とする数値である。図示され
た実施例においては、サンプル・クロックは(FOUT /
2)の周波数を有し、ラッチング・クロックはFREF の
周波数を有する。
は、図2の位相誤差アキュムレータ42をブロック図に
示す図5を参照するとさらに良く理解される。位相誤差
アキュムレータ42には、アップ/ダウン・カウンタ8
5とレジスタ86とが含まれる。アップ/ダウン・カウ
ンタ85は、アップ信号を受け取る増分入力と、ダウン
信号を受け取る減分入力と、サンプル・クロックを受け
取るクロック入力端子と、ラッチング・クロックを受け
取るリセット入力端子と、mビット出力端子とを有す
る。アップ信号およびダウン信号がそれぞれ、サンプル
・クロックの所定の遷移において能動状態であると、ア
ップ/ダウン・カウンタ85は、アップまたはダウンを
カウントすることによって、図2の位相検出器41の出
力をサンプリングする。ラッチング・クロックの所定の
遷移において、カウンタ85の状態がレジスタ86にラ
ッチされ、カウンタ85はゼロにリセットされる。レジ
スタ86は、このmビット値を「蓄積位相誤差(ACCUMU
LATED PHASE ERROR )」と記された信号として図2のル
ープ・フィルタ43に送る。他の種類の位相検出器を用
いるときは、異なるカウンタが必要になることに留意さ
れたい。
およびVCO44はそれぞれ、Shawn R. McCaslin によ
る、1991年7月30日に付与され、本件の被譲渡人
に譲渡された米国特許第5,036,294号「Phase
Locked Loop Having Low-Frequency Jitter Compensati
on」に教示されるループ・フィルタおよびVCOのよう
な既知のデジタル要素である。しかし、ループ・フィル
タ43は、図6に図示されるように実現されることが好
ましい。この図の説明は、位相誤差アキュムレータ42
を持つPLLがどのように電力を節約するかを理解する
のに役立つ。図6は、図2のループ・フィルタ43をブ
ロック図に示す。ループ・フィルタ43には、乗算器9
0,積算項部(integral term portion )92,加算器
95,ディザリング回路(dithering circuit )96お
よび制御回路97が含まれる。乗算器90は、位相誤差
アキュムレータ42のmビット出力を受け取る入力と、
mビット出力信号を設ける出力とを有する。乗算器90
は、位相誤差アキュムレータ42の出力に指定された係
数「A」を掛けるもので、種々の方法で実現することが
できる。たとえば図示された実施例においては、乗算器
90はmビットを1ビット位置ずつずらして、最下位ビ
ットをゼロにセットすることによって2の掛け算を行
う。
算器94が含まれる。レジスタ93は、加算器94のk
ビットの出力を受け取る入力と、加算器94の入力に接
続された出力とを有する。加算器94のもう1つの入力
は、位相誤差アキュムレータ42の出力を受け取る。加
算器95は、乗算器90のmビット出力を受け取る第1
入力と、加算器94の出力のm個の最上位ビット(MS
B)を受け取る第2入力と、そのmビットの和を設ける
出力とを有する。ディザリング回路96は、加算器95
のmビット出力を受け取り、nビット出力コードをVC
O44に送る。ディザリング回路96は、米国特許第
5,036,294号により教示される方法で低周波ジ
ッタを補償する。制御回路97はレジスタ93とその動
作を制御するディザリング回路96とに接続された出力
を有する。
94,95はCMOS技術を用いて完全に静止状態にあ
る。そのため、加算器94,95は、その入力が変化す
るときしか切り替わらず、切り替え時にその電力の実質
的にすべての部分を消費する。位相誤差アキュムレータ
42は、ラッチング・クロックの各期間に関して1度だ
けしか蓄積位相誤差を切り替えないので、PLL40は
サンプル・クロックの各期間に1度ずつ切り替わらない
加算器94,95により消費される電力を節約する。
的なクロック値に関して安定した閉ループの周波数応答
を有する。FREF =8キロヘルツ(kHz),FOUT =
20.48メガヘルツ(MHz),サンプル・クロック
=FOUT /2=10.24MHz,ラッチング・クロッ
ク=FREF =8kHz,m=11,k=22,n=5,
A=2のとき、PLL40はPLL20と比較して別の
極点を生成する周波数応答を有する。しかしこの極点は
原点にとても近いので、PLL40の安定性が低下する
ことはない。安定性の問題はないと思われるが、別のパ
ラメータをもつPLLに関しては、従来のシミュレーシ
ョン技術を用いてさらに安定性を分析することが望まし
い。
5)とレジスタ(86)から構成されることが本発明の
1つの側面である。カウンタ(85)は、位相検出器
(41)の出力に結合された入力と、サンプル・クロッ
クを受け取るクロック入力と、ラッチング・クロックを
受け取るリセット入力と、出力とを有する。レジスタ
(86)は、カウンタ(85)の出力に結合された入力
と、ラッチング・クロックを受け取るラッチ入力端子
と、ループ・フィルタ(43)の入力に結合された出力
とを有する。
検出器であることを特徴とし、カウンタ(85)がアッ
プ/ダウン・カウンタであることを特徴とするのが本発
明の別の側面である。
低く維持しつつ電力を削減する方法であって、位相ロッ
ク・ループ(40)のクロック出力信号を所定の数で割
り、ループ・クロック信号を設ける段階によってさらに
構成されることが本発明のさらに別の側面である。
位相検出信号をサンプリングする段階が、位相検出信号
に応答してサンプル・クロックの所定の遷移においてカ
ウンタ(85)を選択的に増分または減分する段階によ
って構成されることが本発明のさらに別の側面である。
て、蓄積位相誤差を設ける段階が、ラッチング・クロッ
クの所定の遷移におけるカウンタ(85)の出力をレジ
スタ(86)に記憶する段階によって構成されることが
本発明のさらに別の側面である。
差を濾波する段階が、デジタル・ループ・フィルタ(4
3)内で蓄積位相誤差を濾波する段階によってさらに構
成されることが本発明のさらに別の側面である。
相検出器ラッチ(60)が所定の時間間隔中に準安定状
態となることに応答して、アップ信号およびダウン信号
のうちの所定の一方を設ける分解手段(70)によって
位相検出器(41)がさらに構成されることが本発明の
さらに別の側面である。
が第2の所定の遷移を行う期間によって構成されること
が本発明のさらに別の側面である。
ダウン信号の両方を同時に発生することに応答して、分
解手段(70)がアップ信号およびダウン信号のうちの
所定の一方をさらに設けることが本発明のさらに別の側
面である。
器(41)の出力端子とループ・フィルタ(43)の入
力端子との間に結合された位相誤差アキュムレータ(4
2)によってさらに構成されることが本発明のさらに別
の側面である。
出器(41)の出力端子に結合された入力端子と、サン
プル・クロックを受け取るサンプル・クロック入力端子
と、ラッチング・クロックを受け取るラッチング・クロ
ック入力端子と、ループ・フィルタ(43)の入力端子
に結合された出力端子とを有することが本発明のさらに
別の側面である。
1)および第2(62)NANDゲートによって構成さ
れることが本発明のさらに別の側面である。第1NAN
Dゲート(61)は、ラッチング手段(50)の第1出
力信号を受け取る第1入力端子と、第2入力端子と、位
相検出器ラッチ(60)の第1出力信号を設ける出力端
子とを有する。第2NANDゲート(62)は、第1N
ANDゲート(61)の出力端子に結合された第1入力
端子と、ラッチング手段(50)の第2出力信号を受け
取る第2入力端子と、位相検出器ラッチ(60)の第2
出力信号を設ける出力端子とを有する。
プ信号とダウン信号の両方が非能動状態になる状態とし
て準安定状態を検出する段階によって構成されることが
本発明のさらに別の側面である。
れているが、本発明は多くの方法で修正することができ
ること、上記に特に設定および説明された以外にも多く
の実施例が可能であることは当業者には明白であろう。
たとえば、説明されたPLLは異なる種類の位相検出器
で構築することができ、また説明された位相検出器を異
なるPLLに用いることもできる。位相誤差アキュムレ
ータに用いられる回路構成は、それに応じて調整しなけ
ればならない。さらに、従来のループ・フィルタ,VC
Oおよびループ分周器も用いることができる。PLL
が、走査試験,クロック・ジッタを削減するためのディ
ザリングなどの追加機能を組み込む場合には、mとnの
値は可変することがある。従って、添付の請求項は、本
発明の精神と範囲に入る本発明のすべての修正を包含す
るものとする。
L)のブロック図である。
および部分論理図である。
および部分論理図である。
ある。
Claims (6)
- 【請求項1】 基準クロック信号を受け取る第1入力
と、ループ・クロック信号を受け取る第2入力と、出力
とを有して、前記基準クロック信号と前記ループ・クロ
ック信号との位相差に応答して、前記出力において位相
検出出力信号を発生する位相検出器(41);前記位相
検出器(41)に結合されて、あるサンプル・クロック
で前記位相検出出力信号を周期的にサンプリングし、前
記サンプル・クロックの所定の数の期間にわたり蓄積さ
れた位相誤差を蓄積する位相誤差蓄積手段(42);前
記位相誤差蓄積手段(42)に結合されて、前記蓄積位
相誤差を受け取る入力と、濾波された出力を設ける出力
とを有するループ・フィルタ(43);前記ループ・フ
ィルタの前記出力に結合された入力と、位相ロック・ル
ープ(40)のクロック出力信号を設ける出力とを有す
る電圧制御発振器(44);および位相ロック・ループ
(40)の前記クロック出力信号を受け取る入力と、前
記ループ・クロック信号を設ける出力とを有するループ
分周器(45);によって構成されることを特徴とする
低電力の、ジッタが補償された位相ロック・ループ(4
0)。 - 【請求項2】 基準クロック信号を受け取る第1入力端
子と、ループ・クロック信号を受け取る第2入力端子
と、出力端子とを有する位相検出器(41);前記位相
検出器(41)の前記出力端子に結合された入力端子
と、サンプル・クロックを受け取るサンプル・クロック
入力端子と、ラッチング・クロックを受け取るラッチン
グ・クロック入力端子と出力端子とを有する位相誤差ア
キュムレータ(42);前記位相誤差アキュムレータ
(42)の前記出力端子に結合された入力端子と、出力
端子とを有するループ・フィルタ(43);前記ループ
・フィルタ(43)の前記出力端子に結合された入力端
子と、位相ロック・ループ(40)のクロック出力信号
を設ける出力端子とを有する電圧制御発振器(44);
および前記電圧制御発振器(44)の前記出力端子に結
合された入力端子と、前記位相検出器(41)の前記第
2入力端子に結合された出力端子とを有するループ分周
器(45);によって構成されることを特徴とする低電
力の、ジッタが補償された位相ロック・ループ(4
0)。 - 【請求項3】 位相ロック・ループ(40)内で、低ジ
ッタを維持しながら電力を削減する方法であって:基準
クロック信号とループ・クロック信号との位相差を検出
して位相検出信号を設ける段階;サンプル・クロックの
所定の遷移において前記位相検出信号をサンプリングす
る段階;前記位相検出信号の複数のサンプルを蓄積し
て、蓄積された位相誤差を設ける段階;前記蓄積位相誤
差をループ・フィルタ(43)内で濾波する段階;およ
び前記ループ・フィルタ(43)の出力に比例する周波
数を有する位相ロック・ループ(40)のクロック出力
信号を設ける段階;によって構成されることを特徴とす
る方法。 - 【請求項4】 基準クロック信号を受け取る第1入力端
子と、ループ・クロック信号を受け取る第2入力端子
と、出力端子とを有する位相検出器(41)であって、
前記基準クロック信号と前記ループ・クロック信号との
位相差を判定する位相検出器ラッチ(60)によって構
成される前記位相検出器(41);前記位相検出器(4
1)の前記出力端子に結合された入力端子と、出力端子
とを有するループ・フィルタ(43);前記ループ・フ
ィルタ(43)の前記出力端子に結合された入力端子
と、位相ロック・ループ(40)のクロック出力信号を
設ける出力端子とを有する電圧制御発振器(44);お
よび前記電圧制御発振器(44)の前記出力端子に結合
された入力端子と、前記位相検出器(41)の前記第2
入力端子に結合された出力端子とを有するループ分周器
(45);によって構成され、前記位相検出器(41)
が、前記位相検出器ラッチ(60)が、前記基準クロッ
ク信号の第1の所定の遷移が前記ループ・クロック信号
の第2の所定の遷移に先行することを検出するのに応答
して、アップ信号を設け;前記位相検出器(41)が、
前記位相検出器ラッチ(60)が、前記ループ・クロッ
ク信号の第1の所定の遷移が前記基準クロック信号の第
2の所定の遷移に先行することを検出するのに応答し
て、ダウン信号を設け;前記位相検出器(41)が、前
記位相検出器ラッチ(60)の準安定状態に応答して前
記アップ信号および前記ダウン信号のうち所定の一方を
設けることを特徴とする低電力の、ジッタが補償された
位相ロック・ループ(40)。 - 【請求項5】 位相ロック・ループ(40)内で:基準
クロック信号とループ・クロック信号とを受け取り、前
記基準クロック信号および前記ループ・クロック信号の
第1および第2遷移に応答して、その第1および第2出
力信号をそれぞれ設けるラッチング手段(50);前記
ラッチング手段(50)の前記第1出力信号を受け取る
第1入力端子と、前記ラッチング手段(50)の前記第
2出力信号を受け取る第2入力端子と、その第1出力信
号を設ける第1出力端子と、その第2出力信号を設ける
第2出力端子とを有する位相検出器ラッチ(60);前
記ラッチング手段(50)の前記第1出力信号が前記ラ
ッチング手段(50)の前記第2出力信号に先行するこ
とを検出するのに応答して、その前記第1出力信号を設
ける前記位相検出器ラッチ(60);前記ラッチング手
段(50)の前記第2出力信号が前記ラッチング手段
(50)の前記第1出力信号に先行することを検出する
のに応答して、その前記第2出力信号を設ける前記位相
検出器ラッチ(60);および前記位相検出器ラッチ
(60)に結合され、前記位相検出器ラッチ(60)の
前記第1出力信号に応答してアップ信号を設け、前記位
相検出器ラッチ(60)の前記第2出力信号に応答して
ダウン信号を設け、前記位相検出器ラッチ(60)が所
定の時間間隔の間準安定状態にいることに応答して前記
アップ信号およびダウン信号の所定の一方を設ける分解
手段(70);によって構成されることを特徴とする位
相検出器(41)。 - 【請求項6】 位相ロック・ループ(40)内で、ルー
プ・クロック信号と基準クロック信号との位相差を検出
して、低ジッタのクロック出力信号を設ける方法であっ
て:基準クロック信号の第1の所定の遷移がループ・ク
ロック信号の第2の所定の遷移に先行することに応答し
て、位相検出器ラッチ(60)のセット入力を能動化す
る段階;ループ・クロック信号の前記の第2の所定の遷
移が基準クロック信号の前記の第1の所定の遷移に先行
することに応答して、前記位相検出器ラッチ(60)の
リセット入力を能動化する段階;前記位相検出器ラッチ
(60)の真の出力に応答して、アップ信号を設ける段
階;前記位相検出器ラッチ(60)の相補出力に応答し
て、ダウン信号を設ける段階;前記位相検出器ラッチ
(60)内で準安定状態を検出する段階;および前記位
相検出器ラッチ(60)内の前記準安定状態に応答し
て、前記アップ信号および前記ダウン信号のうち所定の
一方を能動化する段階;によって構成されることを特徴
とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/098,974 US5373255A (en) | 1993-07-28 | 1993-07-28 | Low-power, jitter-compensated phase locked loop and method therefor |
US098974 | 1993-07-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0795060A true JPH0795060A (ja) | 1995-04-07 |
JP3299636B2 JP3299636B2 (ja) | 2002-07-08 |
Family
ID=22271794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19126494A Expired - Lifetime JP3299636B2 (ja) | 1993-07-28 | 1994-07-22 | ジッタが補償される低電力の位相ロック・ループとその方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5373255A (ja) |
EP (1) | EP0637137A3 (ja) |
JP (1) | JP3299636B2 (ja) |
KR (1) | KR100303897B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077871A (ja) * | 1999-08-02 | 2001-03-23 | Mitsubishi Electric Inf Technol Center America Inc | 復調装置の位相ロックループ回路 |
US8203390B2 (en) | 2010-03-25 | 2012-06-19 | Kabushiki Kaisha Toshiba | Local oscillator and phase adjusting method for the same |
Families Citing this family (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5742191A (en) * | 1993-12-08 | 1998-04-21 | Thomson Consumer Electronics, Inc. | D/A for controlling an oscillator in a phase locked loop |
US5559423A (en) * | 1994-03-31 | 1996-09-24 | Norhtern Telecom Limited | Voltage regulator including a linear transconductance amplifier |
US5796673A (en) * | 1994-10-06 | 1998-08-18 | Mosaid Technologies Incorporated | Delay locked loop implementation in a synchronous dynamic random access memory |
US5592113A (en) * | 1995-03-28 | 1997-01-07 | National Semiconductor Corp. | Gradual frequency changing circuit |
US5646519A (en) * | 1995-06-07 | 1997-07-08 | Symmetricom, Inc. | Digital phase detector employing a digitally controllable delay line |
FR2736223B1 (fr) * | 1995-06-27 | 1997-09-05 | Matra Communication | Comparateur de phase sans zone morte |
US5576664A (en) * | 1995-11-02 | 1996-11-19 | Motorola, Inc. | Discrete time digital phase locked loop |
US5767713A (en) * | 1995-12-08 | 1998-06-16 | Cypress Semiconductor, Inc. | Phase locked loop having integration gain reduction |
US5694062A (en) * | 1996-02-02 | 1997-12-02 | Lsi Logic Corporation | Self-timed phase detector and method |
JPH09246965A (ja) * | 1996-03-14 | 1997-09-19 | Nec Corp | Pll周波数シンセサイザ |
US5815041A (en) * | 1996-04-12 | 1998-09-29 | Silicon Image, Inc. | High-speed and high-precision phase locked loop having phase detector with dynamic logic structure |
JPH09326691A (ja) * | 1996-06-06 | 1997-12-16 | Sony Cinema Prod Corp | 位相ロックループ回路 |
US5754437A (en) * | 1996-09-10 | 1998-05-19 | Tektronix, Inc. | Phase measurement apparatus and method |
JPH10336024A (ja) * | 1997-05-30 | 1998-12-18 | Nec Ic Microcomput Syst Ltd | 位相差検出装置及びこれを備える半導体装置 |
DE19727810C1 (de) * | 1997-06-30 | 1999-02-18 | Siemens Ag | Hochfrequenz-Signalgenerator |
IT1293457B1 (it) * | 1997-07-15 | 1999-03-01 | Alsthom Cge Alcatel | Sistema per fornire un'informazione relativa alla frequenza di sorgente in un sistema di rice-trasmissione digitale. |
JPH1138100A (ja) * | 1997-07-18 | 1999-02-12 | Advantest Corp | 半導体試験装置 |
US5936430A (en) * | 1997-07-21 | 1999-08-10 | Hewlett-Packard Company | Phase detection apparatus and method |
KR100281972B1 (ko) * | 1997-12-23 | 2001-02-15 | 김진찬 | 고정도디지털처리위상동기루프장치및방법 |
WO1999048234A1 (en) * | 1998-03-16 | 1999-09-23 | Telefonaktiebolaget Lm Ericsson | Synchronous method for the clock recovery for cbr services over the atm network |
US6265904B1 (en) * | 1998-10-02 | 2001-07-24 | Vlsi Technology Inc. | Digital phase shift amplification and detection system and method |
US6246738B1 (en) * | 1998-11-19 | 2001-06-12 | Pmc-Sierra Ltd. | Phase modulated reduction of clock wander in synchronous wide area networks |
US6140854A (en) | 1999-01-25 | 2000-10-31 | Motorola, Inc. | System with DLL |
EP1032133A1 (de) | 1999-02-23 | 2000-08-30 | Siemens Aktiengesellschaft | Phasenregelkreis mit geringem Phasenfehler |
US6326826B1 (en) | 1999-05-27 | 2001-12-04 | Silicon Image, Inc. | Wide frequency-range delay-locked loop circuit |
DE19924987C2 (de) * | 1999-05-31 | 2002-02-14 | Siemens Ag | Vorrichtung zur Unterdrückung von Jittern in Taktregenerierungseinrichtungen |
KR100295812B1 (ko) * | 1999-06-18 | 2001-07-12 | 서평원 | 고속 위상검출기를 이용한 디지털 위상동기루프 |
GR1003399B (el) * | 1999-07-06 | 2000-07-04 | A.E. | Συσκευη αναγνωρισης ισχυος μικρης χρονικης διακυμανσης, καταλληλη για επικοινωνιες πολλαπλης προσβασης σε πολυπλεξια χρονου |
US6823133B1 (en) | 1999-11-15 | 2004-11-23 | Lexmark International, Inc. | Apparatus and method for electronic control of DC motor using an all-digital phase-locked loop |
US20020097682A1 (en) * | 2000-06-02 | 2002-07-25 | Enam Syed K. | Low frequency loop-back in a high speed optical transceiver |
US6580376B2 (en) * | 2000-07-10 | 2003-06-17 | Silicon Laboratories, Inc. | Apparatus and method for decimating a digital input signal |
US6950957B1 (en) | 2000-09-11 | 2005-09-27 | Adc Telecommunications, Inc. | Phase comparator for a phase locked loop |
US6622255B1 (en) | 2000-09-13 | 2003-09-16 | Intel Corporation | Digital clock skew detection and phase alignment |
DE10048590B4 (de) * | 2000-09-30 | 2008-02-28 | Infineon Technologies Ag | Phasenregelkreis |
US6307411B1 (en) | 2000-10-13 | 2001-10-23 | Brookhaven Science Associates | Wide tracking range, auto ranging, low jitter phase lock loop for swept and fixed frequency systems |
JP3808343B2 (ja) * | 2001-10-03 | 2006-08-09 | 三菱電機株式会社 | Pll回路 |
TWI245491B (en) * | 2001-10-24 | 2005-12-11 | Macronix Int Co Ltd | Digital phase-locked loop compiler |
AU2003240428A1 (en) * | 2002-06-19 | 2004-01-06 | R & C Holding Aps | Phase-locked loop with incremental phase detectors and a converter for combining a logical operation with a digital to analog conversion |
US7145399B2 (en) * | 2002-06-19 | 2006-12-05 | Texas Instruments Incorporated | Type-II all-digital phase-locked loop (PLL) |
US6987424B1 (en) | 2002-07-02 | 2006-01-17 | Silicon Laboratories Inc. | Narrow band clock multiplier unit |
US7184798B1 (en) * | 2002-10-03 | 2007-02-27 | National Semiconductor Corporation | Power conservation system and method |
EP1600784A1 (en) * | 2004-05-03 | 2005-11-30 | Agilent Technologies, Inc. | Serial/parallel interface for an integrated circuit |
US7002418B2 (en) * | 2004-05-07 | 2006-02-21 | Lattice Semiconductor Corporation | Control signal generation for a low jitter switched-capacitor frequency synthesizer |
EP1640733B1 (en) * | 2004-09-22 | 2011-04-27 | Alcatel Lucent | Method and device for digitally measuring the phase of a signal |
CN1770633B (zh) * | 2004-10-26 | 2010-04-14 | 大唐移动通信设备有限公司 | 时钟锁相环及时钟锁相的控制方法 |
KR100668360B1 (ko) * | 2004-11-09 | 2007-01-16 | 한국전자통신연구원 | 위상 주파수 검출기 |
US20060274875A1 (en) * | 2005-06-06 | 2006-12-07 | Vereen Jerry D | Interface circuit for a media access controller and an optical line termination transceiver module |
US7847641B2 (en) * | 2005-12-15 | 2010-12-07 | International Business Machines Corporation | Digital phase and frequency detector |
US7830986B1 (en) * | 2006-03-24 | 2010-11-09 | Xilinx, Inc. | Method and apparatus for a phase/frequency locked loop |
GB2437571B (en) * | 2006-04-26 | 2011-07-20 | Zarlink Semiconductor Inc | Digitally controlled oscillator with jitter shaping capability |
US7764759B2 (en) * | 2006-06-13 | 2010-07-27 | Gennum Corporation | Linear sample and hold phase detector for clocking circuits |
US7514970B2 (en) * | 2006-08-23 | 2009-04-07 | Giga-Tronics, Inc. | Decimal frequency synthesizer |
EP2130300B1 (de) | 2007-03-26 | 2010-09-01 | KEYMILE GmbH | Verfahren zur erzeugung einer taktfrequenz |
TWI342158B (en) * | 2007-04-09 | 2011-05-11 | Realtek Semiconductor Corp | Multi-system signal receiving apparatus and method thereof |
CN101453224B (zh) * | 2007-11-28 | 2013-07-03 | 瑞昱半导体股份有限公司 | 多种规格信号的接收装置与其方法 |
US7598775B2 (en) * | 2007-12-19 | 2009-10-06 | Integrated Device Technology, Inc. | Phase and frequency detector with zero static phase error |
US7683685B2 (en) * | 2008-02-05 | 2010-03-23 | Sony Corporation | System and method for implementing a digital phase-locked loop |
TWI368398B (en) * | 2008-03-05 | 2012-07-11 | Tse Hsien Yeh | Phase lock loop apparatus |
US7869287B2 (en) * | 2008-03-31 | 2011-01-11 | Advanced Micro Devices, Inc. | Circuit for locking a delay locked loop (DLL) and method therefor |
US7929361B2 (en) * | 2008-03-31 | 2011-04-19 | Advanced Micro Devices, Inc. | Circuit using a shared delay locked loop (DLL) and method therefor |
US7872937B2 (en) * | 2008-03-31 | 2011-01-18 | Globalfoundries Inc. | Data driver circuit for a dynamic random access memory (DRAM) controller or the like and method therefor |
US7924637B2 (en) * | 2008-03-31 | 2011-04-12 | Advanced Micro Devices, Inc. | Method for training dynamic random access memory (DRAM) controller timing delays |
US7961533B2 (en) * | 2008-05-27 | 2011-06-14 | Advanced Micro Devices, Inc. | Method and apparatus for implementing write levelization in memory subsystems |
TWI478500B (zh) * | 2009-09-23 | 2015-03-21 | Richwave Technology Corp | 數位鎖相迴路、頻率調整方法和整合式接收器 |
KR101238440B1 (ko) * | 2011-12-30 | 2013-02-28 | 주식회사 더즈텍 | 위상 손실 검출기 |
US9109888B2 (en) * | 2012-03-21 | 2015-08-18 | Honda Motor Co., Ltd. | Distance measuring system |
JP5811937B2 (ja) * | 2012-04-16 | 2015-11-11 | 株式会社ソシオネクスト | Pll回路 |
EP3243277B1 (en) * | 2015-01-05 | 2022-07-20 | Telefonaktiebolaget LM Ericsson (publ) | Method and radio network node for compensation for local oscillator pulling or pushing |
KR102467451B1 (ko) * | 2016-06-17 | 2022-11-17 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 시스템 |
EP4002697A1 (en) * | 2020-11-18 | 2022-05-25 | Nxp B.V. | Pll jitter detection |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3989931A (en) * | 1975-05-19 | 1976-11-02 | Rockwell International Corporation | Pulse count generator for wide range digital phase detector |
US4378509A (en) * | 1980-07-10 | 1983-03-29 | Motorola, Inc. | Linearized digital phase and frequency detector |
FR2564664B1 (fr) * | 1984-05-15 | 1993-06-18 | Adam Pierre | Dispositif de recuperation d'un signal periodique |
US5036294A (en) * | 1990-12-03 | 1991-07-30 | Motorola Inc. | Phase locked loop having low-frequency jitter compensation |
US5095287A (en) * | 1991-01-24 | 1992-03-10 | Motorola, Inc. | Phase locked loop having a charge pump with reset |
US5271040A (en) * | 1991-12-20 | 1993-12-14 | Vlsi Technology, Inc. | Phase detector circuit |
-
1993
- 1993-07-28 US US08/098,974 patent/US5373255A/en not_active Expired - Lifetime
-
1994
- 1994-06-27 EP EP94109897A patent/EP0637137A3/en not_active Withdrawn
- 1994-07-22 JP JP19126494A patent/JP3299636B2/ja not_active Expired - Lifetime
- 1994-07-25 KR KR1019940018210A patent/KR100303897B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077871A (ja) * | 1999-08-02 | 2001-03-23 | Mitsubishi Electric Inf Technol Center America Inc | 復調装置の位相ロックループ回路 |
US8203390B2 (en) | 2010-03-25 | 2012-06-19 | Kabushiki Kaisha Toshiba | Local oscillator and phase adjusting method for the same |
Also Published As
Publication number | Publication date |
---|---|
EP0637137A2 (en) | 1995-02-01 |
JP3299636B2 (ja) | 2002-07-08 |
KR950004755A (ko) | 1995-02-18 |
KR100303897B1 (ko) | 2001-11-22 |
EP0637137A3 (en) | 1996-07-03 |
US5373255A (en) | 1994-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3299636B2 (ja) | ジッタが補償される低電力の位相ロック・ループとその方法 | |
US5530383A (en) | Method and apparatus for a frequency detection circuit for use in a phase locked loop | |
US5892380A (en) | Method for shaping a pulse width and circuit therefor | |
EP0304791B1 (en) | Phase-locked loop having elongated time for charge and discharge | |
US6628171B1 (en) | Method, architecture and circuit for controlling and/or operating an oscillator | |
US5909130A (en) | Digital lock detector for phase-locked loop | |
EP0639004A1 (en) | Digital time delay apparatus and method | |
US7183861B2 (en) | Circuits and methods for detecting phase lock | |
WO2002005429A2 (en) | Digital phase detector circuit and method therefor | |
US7015727B2 (en) | Generating a lock signal indicating whether an output clock signal generated by a PLL is in lock with an input reference signal | |
US5357204A (en) | One-shot clock generator circuit | |
US6177842B1 (en) | Stabilized phase lock detection circuits and methods of operation therefor | |
US6157218A (en) | Phase-frequency detection with no dead zone | |
US6834093B1 (en) | Frequency comparator circuit | |
JP3080805B2 (ja) | デジタル・フェイズ・ロックド・ループ回路 | |
US6998889B2 (en) | Circuit, apparatus and method for obtaining a lock state value | |
US5966033A (en) | Low ripple phase detector | |
US5550878A (en) | Phase comparator | |
US6744838B1 (en) | PLL lock detector | |
JP2917892B2 (ja) | 半導体集積回路 | |
US6229864B1 (en) | Phase locked loop lock condition detector | |
US6954510B2 (en) | Phase-locked loop lock detector circuit and method of lock detection | |
US7109806B2 (en) | Device and method for detecting phase difference and PLL using the same | |
US7102448B2 (en) | Phase frequency detector used in phase locked loop | |
CN113489488A (zh) | 锁相检测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140419 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |