CN1770633B - 时钟锁相环及时钟锁相的控制方法 - Google Patents

Abstract

本发明公开了一种时钟锁相环及时钟锁相的控制方法，该时钟锁相环包括由鉴相器、环路滤波器、数/模转换器、晶体振荡器及分频器组成的相位负反馈环路以及连接所述环路滤波器的处理器，还包括设置在所述鉴相器与所述环路滤波器之间的前置滤波器，所述前置滤波器连接所述处理器，用于依据预先设定的更新周期接收并保存由所述鉴相器发送的若干相位差，过滤在传输过程中产生抖动和飘移的参考时钟信号所计算获得的相位差，由此提高时钟锁相环的控制精度。

Description

时钟锁相环及时钟锁相的控制方法

技术领域

本发明涉及网同步技术，尤其涉及一种时钟锁相环及时钟锁相的控制方法。

背景技术

为了保证通信网正常工作，通常利用网同步技术来实现通信网内所有节点的时钟频率和相位严格控制在一定的容差范围。网同步技术主要分为准同步法和同步法两大类，所述准同步技术常用于国际间链路，各节点独立设置基准时钟，其频率精确度保持在一个极窄的频率容差之内。各国国内的通信网普遍采用主从同步技术。何为主从同步技术？即，将通信网络所有的时钟分为高低不同的多种等级，并且在网络中处于高等级的时钟作为主钟，低等级的时钟作为从钟去跟踪主钟的频率，使得全网的时钟具有相同的准确度和稳定度，以实现通信网络的时钟同步效果。

主从同步技术是网同步技术的核心技术。它广泛应用在数字同步网、程控交换机、SDH(同步数字传送体系)系统设备和CDMA(码分多址)移动通信网等。时钟锁相环是实现主从同步技术的一个重要装置。

请参阅图1，其为传统时钟锁相环的原理结构示意图。它是由鉴相器11、环路滤波器12、D/A(数/模)转换器13、晶体振荡器14、分频器15和处理器16。鉴相器11、环路滤波器12、D/A转换器13、晶体振荡器14和分频器15组成的一个相位负反馈回路。该时钟锁相环主要为了实现参考时钟源输出的时钟频率f0和晶体振荡器输出的时钟频率f1的一致，其中f1是由晶体振荡器14输出频率f经分频器15分频得到的，其中：

鉴相器11：用于比较f0和f1的相位差，并将相位差输出到环路滤波器12；

环路滤波器12，连接处理器16，在处理器16的控制下对鉴相器11输出的相位差进行滤波处理，采用相应的滤波算法将频差值输出到D/A转换器13。也就是说，时钟锁相环必须有自由状态(free)、快捕状态(fast)、跟踪状态(follow)、保持状态(hold)和失锁状态(loss)。而环路滤波器12通过滤波算法实现在快捕状态使晶体振荡器输出的时钟信号快速靠近外参考时钟信号的频率值，以及在跟踪状态使晶体振荡器输出的时钟信号与参考时钟信号同步；

D/A转换器13，将接收的数字信号(频差值)转化成模拟电压，以控制晶体振荡器14的输出频率，进而达到输出时钟频率与参考时钟频率一致的目的。

在上述时钟锁相环中，鉴相器11输出的相位差没有经过处理就直接输出到环路滤波器12，而参考时钟信号在传输过程中极易产生抖动和飘移，由此把产生抖动和飘移的干扰信号引入环路滤波器12，从而造成晶体振荡器14输出频率围绕受干扰的参考时钟频率上下波动，进而降低时钟锁相环控制时钟锁相准确度。

以TD-SCDMA系统为例，基站控制器RNC做为基站NodeB的控制设备，位于核心网CN和NodeB之间。当多种业务在NodeB、RNC和CN之间传递时，由于它们之间各自的时钟频率不一致，因此会产生滑码现象而造成业务的损伤。为了确保RNC和CN之间的通信质量，必须在RNC中设置包括时钟锁相环的网同步设备以实现NodeB与CN之间的时钟同步。

RNC中的时钟锁相环是以CN的时钟作为本装置的参考时钟。但是，由于CN中的时钟在传输过程中受到各种干扰以及各种环境变化因素的影响，会产生抖动和飘移现象，而时钟锁相环在时钟锁相的控制过程中若不消弱和滤除参考时钟的抖动和飘移，就有可能造成同步时间过长、同步效果不佳，甚至产生误码和滑码等现象。

发明内容

本发明的目的在于提供一种时钟锁相控制方法及时钟锁相环，以解决现有技术没有消弱和滤除参考时钟信号的抖动和飘移而产生时钟同步效果不佳的技术问题。

为解决上述问题，本发明提供了一种时钟锁相环，包括：由鉴相器、环路滤波器、数/模转换器、晶体振荡器及分频器组成的相位负反馈环路以及连接所述环路滤波器的处理器，其特征在于，还包括设置在所述鉴相器与所述环路滤波器之间的前置滤波器，所述前置滤波器连接所述处理器，用于依据预先设定的更新周期接收并保存由所述鉴相器发送的若干相位差，过滤在传输过程中产生抖动和飘移的参考时钟信号所计算获得的相位差，由此提高时钟锁相环的控制精度。

所述前置滤波器具体包括算术平均计算单元，其输入端连接所述鉴相器，其输出端连接所述环路滤波器，用于将在所述更新周期内获得的若干相位差进行算术平均，并把计算结果发送至所述环路滤波器。

所述前置滤波器还包括设置在所述鉴相器和所述算术平均计算单元之间的中值处理单元，用于将在所述更新周期内获得的由所述鉴相器发送的若干相位差先进行排序，然后去掉预先设定个数的大值和预先设定个数的小值，最后将剩余的相位差分别发送至所述算术平均计算单元。

所述前置滤波器设置在所述处理器的内部实现与所述处理器的连接。

所述环路滤波器设置在所述处理器的内部实现与所述处理器的连接。

本发明还公开了一种时钟锁相环控制方法，所述方法应用于至少包含鉴相器、前置滤波器、环路滤波器、处理器、数/模转换器、晶体振荡器及分频器的时钟锁相环中，该方法包括以下步骤：

(1)预先设置采样周期T1和更新周期T2，其中，所述采样周期T1是所述鉴相器输出相位差的时间周期，所述更新周期T2是所述晶体振荡器输出时钟信号的时钟周期，并且所述更新周期T2是所述采样周期T1的数倍；

(2)所述鉴相器依据采样周期T1采样参考时钟信号和晶体振荡器输出的经分频器分频后的时钟信号，并输出两者之间的相位差；

(3)所述前置滤波器在所述处理器的控制下依据更新周期T2输出经计算的相位差以过滤在传输过程中产生的抖动；

(4)所述环路滤波器在所述处理器的控制下根据步骤(3)的计算结果输出滤波值，并通过数/模转换器进行数/模转换，以控制所述晶体振荡器的输出时钟频率，进而达到输出的时钟频率与参考时钟频率相同。

步骤(3)中计算相位差包括：

将在所述更新周期内获得的若干相位差进行算术平均，并把计算结果发送至所述环路滤波器。

步骤(3)中计算相位差包括：

将在所述更新周期内获得的由所述鉴相器发送的若干相位差先进行排序，然后去掉预先设定个数的大值和预先设定个数的小值，最后将剩余的相位差进行算术平均，并把计算结果发送至所述环路滤波器。

步骤(4)中，所述环路滤波器通过Y₁＝k₁·(X+X·Z^-1)+k₂·Y₁·Z^-1来获得滤波值，其中，Y₁表示当前环路滤波器输出的滤波值，X为当前输入环路滤波器的计算结果，X·Z^-1为前一次输入环路滤波器的计算结果，Y·Z^-1为前一次环路滤波器输出的滤波值，k₁、k₂为滤波参数。

步骤(4)中，所述数/模转换器通过Y₂＝Y₂·Z^-1+k·Y₁输出控制晶体振荡器的电压值，其中Y₂*Z^-1为前一次的输出值，Y1为输入D/A转换器13的滤波值，K3为转换参数。

与传统锁相环相比，本发明在环路滤波器和鉴相器之间增加了前置滤波器。前置滤波器可以采用由算术平均值法和中值法相结合的算法，过滤在传输过程中产生抖动和飘移的参考时钟信号所计算获得的相位差，由此提高时钟锁相环的控制精度。

并且，本发明的采用的环路滤波器的滤波步骤可以实现不同的滤波效果还可以实现一般滤波器很难达到的对频率很低的信号的滤波。

还有，本发明中还建立的关于D/A转换器和晶体振荡器的转换步骤，可以实现对锁相环在不同情况下频率控制精度的影响，在需要高精度控制时进行高精度控制，在需要低精度控制时进行低精度控制，从而灵活地控制锁相环的工作。

附图说明

图1是传统时钟锁相环的原理结构示意图；

图2是本发明锁相环的一种结构示意图；

图3为前置滤波器的一个结构示意图；

图4为本发明时钟锁相环的另一种结构示意图；

图5为图4中处理器的内部结构示意图；

图6为本发明的一种时钟锁相的控制流程。

具体实施方式

以下结合附图，具体说明本发明。

请参阅图2，其为本发明锁相环的一种结构示意图。它包括鉴相器11、前置滤波器17、环路滤波器12、D/A转换器13、晶体振荡器14、分频器15和处理器16，其中：

鉴相器11，连接分频器15和前置滤波器17，其输入端用于接收晶体振荡器14经分频器15分频后的时钟信号及参考时钟源输入的时钟信号，其输出端连接前置滤波器17，用于输出两种时钟信号的相位差；

事实上，鉴相器11是一种基于计数器的相位比较装置，用来检测参考时钟信号和晶体振荡器14输出信号之间的相位差。本发明中的鉴相器11可以由采样周期计数器、相位计数器、相位差寄存器组成。采样周期计数器用于设置采样周期T1，即在T1周期内采集参考时钟信号的频率和晶体振荡器14经分频器15分频后的时钟频率。相位计数器用来计算两频率之间的相位差。相位差寄存器用来存放相位计数器的相位差。

前置滤波器17，分别连接鉴相器11、处理器16和环路滤波器12。它在处理器16的控制下，用于依据预先设定的更新周期T2输出经过计算的相位差以过滤在传输过程中产生的抖动，由此提高时钟锁相环的控制精度。

请参阅图3，其为前置滤波器17的一个结构示意图。它包括中值处理单元171和算术平均计算单元172。其中：

设置在所述鉴相器11和所述算术平均计算单元172之间的中值处理单元171，用于将在所述更新周期内获得的由所述鉴相器发送的若干相位差先进行排序，然后去掉预先设定个数的大值和预先设定个数的小值，最后将剩余的相位差分别发送至所述算术平均计算单元；

算术平均计算单元172，其输入端连接所述中值处理单元171，其输出端连接所述环路滤波器12，用于将在所述更新周期T2内获得的若干相位差进行算术平均，并把计算结果发送至所述环路滤波器12。

当然，所述前置滤波器172也可以只包括算术平均计算单元172，用于将在将在所述更新周期T2内获得的若干相位差进行算术平均，并把计算结果发送至所述环路滤波器12。

由于时钟锁相环的参考时钟在传输过程中产生抖动和飘移，因此鉴相器11采样的可能是存在抖动和飘移的参考时钟频率，然而通过前置滤波器17的过滤，能够提高时钟锁相环的锁相控制精度。

环路滤波器12，连接处理器16和D/A转换器13，用于在处理器16的控制下，以控制由鉴相器11、前置滤波器17、环路滤波器12、D/A转换器12、晶体振荡器14和分频器15组成的反馈回路的噪声性能、捕获和跟踪性能等。时钟锁相环包括自由状态、快捕状态、跟踪状态、保持状态及失锁状态。环路滤波器12通过滤波算法能够实现在快捕状态下晶体振荡器14的输出时钟信号的频率快速靠近参考时钟信号的频率以及在跟踪状态下输入的参考时钟信号和本时钟锁相环输出的时钟信号同步。

D/A转换器13，连接晶体振荡器14，用于将环路滤波器12输出的滤波值进行数模转换，以控制晶体振荡器输出相应的时钟频率，达到与参考时钟信号同步的效果。

以上公开的仅为本发明的一种结构示意图。并且，环路滤波器12可以设置在处理器16的内部实现与处理器16的连接，前置滤波器17也可以设置在处理器16的内部实现与处理器16的连接。请参阅图4，其为本发明时钟锁相环的另一种结构示意图。该时钟锁相环包括鉴相器11、处理器、D/A转换器13、晶体振荡器14以及分频器15。请参阅图5，其为上述处理器的内部结构示意图。它包括前置滤波单元161和环路滤波单元162。所述前置滤波单元161即实现前置滤波器17的功能，用于将在更新周期-T1内接收到的鉴相器11输出的若干相位差进行算术平均，获得算术平均值，并在更新周期T2内将所述算术平均值发送至环路滤波单元162。环路滤波单元162根据预先设置的滤波算法进行计算，根据输入的算术平均值输出控制时钟锁相环输出时钟信号的滤波值。

在本发明公开的时钟锁相环的基础上，本发明还提出了基于上述时钟锁相环的时钟锁相控制方法。请参阅图6，其为本发明的一种时钟锁相的控制流程。它包括以下步骤：

S110：预先设置鉴相器11的采样周期T1和更新周期T2，其中，更新周期T2是采样周期T1的数倍，所述采样周期T1是鉴相器11采样参考时钟信号和本时钟锁相环的晶体振荡器14经分频器15分频后的时钟频率的时间；所述更新周期T2是前置滤波器17计算算术平均值的时间周期；

S120：鉴相器11依据采样周期T1采样参考时钟信号和晶体振荡器14输出的经分频器15分频后的时钟信号，并输出两者的相位差；

S130：所述前置滤波器17在所述处理器16的控制下依据更新周期T2输出经过计算的相位差以过滤在传输过程中产生的抖动；

S140：所述环路滤波器12在所述处理器16的控制下根据步骤S130的计算结果输出滤波值，并通过数/模转换器13进行数/模转换，以控制所述晶体振荡器14的输出时钟频率，进而达到输出的时钟频率与参考时钟频率相同。

在步骤S120中，前置滤波器17可以采用来获得算术平均值，其中，e为算术平均值，e(i)是第i个采样周期的相位差，N是更新周期是采样周期的数倍。算术平均值法是一种简单有效的滤波方法，它能够平滑输入信号，显著降低参考时钟在传输过程中产生的抖动和飘移。

前置滤波器17也可以采用算术平均法配合中值法获得算术平均值，将在所述更新周期内获得的由所述鉴相器11发送的若干相位差先进行排序，然后去掉预先设定个数的大值和预先设定个数的小值，最后将剩余的相位差进行算术平均，并把计算结果发送至所述环路滤波器12。

以下具体介绍本发明完成步骤S140的具体步骤。

由于每隔一个采样周期T1输出一个相位差，所以相位差不是连续输出的连续信号，而应属于离散信号。连续信号的分析是在时域中进行的，相当于输出信号是输入信号关于时间的函数；而对于离散信号的分析是通过把连续信号离散化进行的，即通过Z和时间之间的一个转换公式将时域分析转换在Z域中进行的，相当于输出信号是输入信号关于Z的函数。将环路滤波器12的传递函数设为G₁(z)，D/A转换器13传递函数设为G₂(z)，即：Y＝G_n(z)*X，其中X为输入值，Y为输出值，G_n(z)为传递函数。

先以环路滤波器的G₁(z)为例来说明本实施例中如何计算滤波值，将G₁(z)设置为则

$Y_1=(k_1\·\frac{z+1}{z-k_2})\·X$ ---①

将公式①改写成公式②：

Y₁＝k₁·(X+X·Z^-1)+k₂·Y₁·Z^-1---②

公式②中，Y₁表示当前环路滤波器输出的滤波值，X为当前输入环路滤波器的计算结果，X·Z^-1为前一次输入环路滤波器的算术平均值，Y·Z^-1为前一次环路滤波器输出的滤波值，k₁、k₂为滤波参数。

在本发明中，可以采用②来计算滤波值。只要改变环路滤波器中k₁和k₂这两个参数，就可以实现不同的滤波效果。而且可以对频率很低的信号进行滤波，这是一般滤波器很难达到的。通过对k₁和k₂这两个参数的调整，可以使锁相环在快捕工作状态下，快速而准确地捕捉到外部参考时钟的频率变化，而在跟踪工作状态下又能滤除相位信号的抖动与漂移。通过环路滤波器处理后的相位差，将由处理器16控制进入D/A转换器13的过滤值，以改变晶体振荡器的频率。

再以D/A转换器13的G₂(z)为例来说明本实施例中如何将其转换成模拟信号，设则

Y₂＝G₂(z)*Y₁-------------------(3)

对(3)式进行演变，即为Y₂＝Y₂*Z^-1+K₃*Y₁，其中Y₂*Z^-1为前一次的输出值，Y1为输入D/A转换器13的滤波值，K3为转换参数。通过对k₃参数的调整，可以实现对锁相环在不同情况下频率精度的控制，在需要高精度控制时进行高精度控制，在需要低精度控制时进行低精度控制。k₃参数的设置由处理器根据实际情况完成。

按照上面提供的关于鉴相器11、前置滤波器17、环路滤波器12、D/A转换器13和晶体振荡器的数学模型，便可以确立锁相环的算法，由处理器根据外部参考频率的变化，选择合适的K1、K2、K3参数，灵活地控制锁相环以实现时钟同步的目的。

还是以TD-SCDMA系统为例，RNC中的时钟锁相环是以CN的时钟作为本装置的参考时钟，虽然CN中的时钟在传输过程中受到各种干扰以及各种环境变化因素的影响，会产生抖动和飘移现象，而采用本发明的时钟锁相环及时钟锁相控制方法，则滤除参考时钟的抖动和飘移，满足RNC系统对同步性能的要求。

并且，除了在RNC设备上使用以外，本发明的时钟锁相环及时钟锁相的控制方法也可应用于电话交换网(PSTN)、窄带综合业务数字网(N-ISDN)、GSM网、CDMA网等多种需要同步功能的业务网中。

以上公开的仅为本发明的几个具体实施例，本发明并非局限于此，任何本领域的技术人员能思之的变化都应落入本发明的保护范围。

Claims (6)

1.一种时钟锁相环，包括：由鉴相器、环路滤波器、数/模转换器、晶体振荡器及分频器组成的相位负反馈环路以及连接所述环路滤波器的处理器，其特征在于，还包括设置在所述鉴相器与所述环路滤波器之间的前置滤波器，所述前置滤波器连接所述处理器包括算术平均计算单元和中值处理单元，其中，

算术平均计算单元的输入端连接所述鉴相器，输出端连接所述环路滤波器，用于将在所述更新周期内获得的若干相位差进行算术平均，并把计算结果发送至所述环路滤波器；

中值处理单元设置在所述鉴相器和所述算术平均计算单元之间，用于将在所述更新周期内获得的由所述鉴相器发送的若干相位差先进行排序，然后去掉预先设定个数的大值和预先设定个数的小值，最后将剩余的相位差分别发送至所述算术平均计算单元。

2.如权利要求1所述的时钟锁相环，其特征在于，所述前置滤波器设置在所述处理器的内部实现与所述处理器的连接。

3.如权利要求1所述的时钟锁相环，其特征在于，所述环路滤波器设置在所述处理器的内部实现与所述处理器的连接。

4.一种时钟锁相环控制方法，其特征在于，所述方法应用于至少包含鉴相器、前置滤波器、环路滤波器、处理器、数/模转换器、晶体振荡器及分频器的时钟锁相环中，该方法包括以下步骤：

(1)预先设置采样周期T1和更新周期T2，其中，所述采样周期T1是所述鉴相器输出相位差的时间周期，所述更新周期T2是所述晶体振荡器输出时钟信号的时钟周期，并且所述更新周期T2是所述采样周期T1的数倍；

(2)所述鉴相器依据采样周期T1采样参考时钟信号和晶体振荡器输出的经分频器分频后的时钟信号，并输出两者之间的相位差；

(3)所述前置滤波器在所述处理器的控制下将在更新周期内获得的若干相位差先进行排序，然后去掉预先设定个数的大值和预先设定个数的小值，最后将剩余的相位差进行算术平均，并把计算结果发送至所述环路滤波器；

(4)所述环路滤波器在所述处理器的控制下根据步骤(3)的计算结果输出滤波值，并通过数/模转换器进行数/模转换，以控制所述晶体振荡器的输出时钟频率，进而达到输出的时钟频率与参考时钟频率相同。

5.如权利要求4所述的时钟锁相环控制方法，其特征在于，步骤(4)中，所述环路滤波器通过Y₁＝k₁·(X+X·Z^-1)+k₂·Y₁·Z^-1来获得滤波值，其中，Y₁表示当前环路滤波器输出的滤波值，X为当前输入环路滤波器的计算结果，X·Z^-1为前一次输入环路滤波器的计算结果，Y·Z^-1为前一次环路滤波器输出的滤波值，k₁、k₂为滤波参数。

6.如权利要求4或5所述的时钟锁相环控制方法，其特征在于，步骤(4)中，所述数/模转换器通过Y₂＝Y₂·Z^-1+k·Y₁输出控制晶体振荡器的电压值，其中Y₂*Z^-1为前一次的输出值，Y1为输入D/A转换器13的滤波值，K3为转换参数。

Images