KR970055223A - 프리런닝 루프회로 - Google Patents

프리런닝 루프회로 Download PDF

Info

Publication number
KR970055223A
KR970055223A KR1019950056547A KR19950056547A KR970055223A KR 970055223 A KR970055223 A KR 970055223A KR 1019950056547 A KR1019950056547 A KR 1019950056547A KR 19950056547 A KR19950056547 A KR 19950056547A KR 970055223 A KR970055223 A KR 970055223A
Authority
KR
South Korea
Prior art keywords
free running
output
loop circuit
loop
tap
Prior art date
Application number
KR1019950056547A
Other languages
English (en)
Other versions
KR0153601B1 (ko
Inventor
변대열
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950056547A priority Critical patent/KR0153601B1/ko
Publication of KR970055223A publication Critical patent/KR970055223A/ko
Application granted granted Critical
Publication of KR0153601B1 publication Critical patent/KR0153601B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

프리런닝 루프를 이용한 발진회로에서 온도나 주변상황에 따라 소자 딜레이가 변화하여도 안정적으로 클럭을 발생하기 위해 프리런닝 탭 0-n 타이밍신호를 발생하여 탭 0의 신호를 카운트하여 루프갯수를 계산하여 래치하고, 이와 현재 루프갯수를 감산하여 전체프리런닝루핑속도를 결정하며, 이를 이용하여 정규화된 수정된 출력값을 발생하고, 이에 의해 출력 루프갯수와 상기 수정된 데이타값과 비교하여 수정된 데이타의 위치를 비교기를 통하여 출력하도록 구성되어 있다.

Description

프리런닝 루프회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 블럭도.

Claims (2)

  1. 프리런닝 루프회로에 있어서, 프리런닝 탭0-n 타이밍신호를 발생하는 프리런닝 루프회로(101)와, 상기 프리런닝 루프회로(101)의 탭0의 신호를 카운트하여 루프갯수를 계산하는 루프갯수카운터(102)와, 상기 루프갯수카운터(102)에서 카운트된 루프갯수를 래치하는 래치(103)와, 상기 래치(103)에서 래치된 루프갯수에서 상기 루프카운터(102)의 출력 현재 루프갯수를 감산하여 전체프리런닝루핑속도를 결정하는 뺄셈기(104)와, 상기 뺄셈기(104)의 전체 프리 런닝루프의 루핑속도결정출력과 입력 데이타단(113)의 출력을 곱하여 정규화된 수정된 출력값을 발생하는 곱셈기(105)와, 상기 프리런닝 루프회로(101)의 출력탭0-n값 및 상기 루프카운터(102)의 출력 루프갯수와 상기 곱셈기(105)의 수정된 데이타값과 비교하여 수정된 데이타의 위치를 출력하는 비교기(106)로 구성됨을 특징으로 하는 프리런닝 루프회로.
  2. 제1항에 있어서, 프리런닝 루프회로(101)가 리세트단(203)의 리세트신호와 딜레이라인 인버터들(201)의 출력을 앤드게이트(202)에서 논리곱하고, 각 인버터(201)의 출력을 통해 탭0-탭n신호를 발생토록 구성됨을 특징으로 하는 프리런닝 루프회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950056547A 1995-12-26 1995-12-26 프리런닝 루프회로 KR0153601B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950056547A KR0153601B1 (ko) 1995-12-26 1995-12-26 프리런닝 루프회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950056547A KR0153601B1 (ko) 1995-12-26 1995-12-26 프리런닝 루프회로

Publications (2)

Publication Number Publication Date
KR970055223A true KR970055223A (ko) 1997-07-31
KR0153601B1 KR0153601B1 (ko) 1998-12-15

Family

ID=19444410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950056547A KR0153601B1 (ko) 1995-12-26 1995-12-26 프리런닝 루프회로

Country Status (1)

Country Link
KR (1) KR0153601B1 (ko)

Also Published As

Publication number Publication date
KR0153601B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
KR930003584A (ko) 초 고주파 클럭 및 데이타 복구 회로를 위한 위상 검파기
KR970004334A (ko) 타이밍 신호 발생 회로
KR920001518A (ko) 반도체 집적회로
KR900014984A (ko) 2개 비동기 클럭신호간의 시간지연의 출력신호표시를 제공하는 회로소자와 방법
KR940025185A (ko) 집적 회로
KR880014546A (ko) 디지탈 pll 회로
KR970055223A (ko) 프리런닝 루프회로
US7058674B2 (en) Random number data generator
KR930020842A (ko) 트리거 신호 발생 회로
KR890001272A (ko) 신호 판별회로
KR970701397A (ko) Ic 카드 제어 회로 및 ic 카드 제어 시스템(ic card control circuit and ic card control system)
KR920005002A (ko) 마이크로 컴퓨터
KR960024804A (ko) 클록발생회로 및 마이크로컴퓨터
KR920001207A (ko) 소위상차를 측정하는 방법 및 그 방법을 실행하기 위한 회로
KR900002624A (ko) 클램프펄스 작성회로
KR920014182A (ko) 동기신호 검출회로
KR0146060B1 (ko) 데이타 동기 클럭 발생 장치
KR930023807A (ko) 워치독 타이밍회로
KR970008874A (ko) 상승/하강 에지 검출장치
KR970016589A (ko) 주파수 측정 회로
KR890017653A (ko) 전자악기의 템포조정장치 및 방법
KR970017909A (ko) 외부 제어가능한 기판 바이어스 전압 발생회로
KR910012922A (ko) 마이크로 프로세서 제어시스템의 상태변화 자동감지회로
KR940023017A (ko) 디지탈 펄스발생장치
KR930006589A (ko) 전자식 주화 식별장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090629

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee