KR880014546A - 디지탈 pll 회로 - Google Patents

Abstract

내용 없음

Description

디지탈 PLL 회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제5도는 본 발명에 의한 디지탈 PLL 회로의 일 실시예를 도시하는 블럭도, 제6 및 제7도는 도면 5의 실시예의 동작을 설명하기 위한 타임 챠트.

Claims (13)

1. 기본 주기의 정수배에서 발생되는 펄스를 갖는 입력 디지탈 신호를 발생하는 입력 디지탈 신호원 수단과, 기준 클럭 수를 세는 카운터 수단과, 상기 입력 디지탈 신호의 위상과 상기 카운터 수단의 출력을 비교하는 디지탈 위상 비교기 수단과, 상기 디지탈 위상 비교기 수단의 출력을 공급받는 디지탈 저역 통과 필터수단과, 상기 입력 디지탈 신호의 펄스가 발생되는 동안 기본 주기의 다음 기본 주기에서 보정 제어신호를 발생하는 보정 제어신호 발생 수단과, 상기 디지탈 출력이 상기 카운터 수단의 분주비를 제어하도록 공급한 상기 보정 제어신호에 응답하는 제어수단과, 상기 보정 제어 신호에 응답해, 상기 보정 제어 신호가 얻어지는 동안 오직 기본 주기에서, 상기 디지탈 저역 통과 필터 수단의 출력이 상기 카운터 수단에 공급하는 제어 수단을 갖는 것을 특징으로 하는 디지탈 PLL 회로.
2. 제1항에 있어서, 상기 입력 디지탈 신호는 MFM 신호이고 펄스는 기본 주기의 2,3 또는 4배에서 발생하며, 상기 기본 주기는 소오스 데이타 주기의 1/2인 것을 특징으로 하는 디지탈 PLL 회로.
3. 제1항에 있어서, 상기 제어 수단은 보정 제어수단과, 상기 디지탈 저역 통과 필터 수단의 출력에서 공급받는 AND 게이트를 포함하는 것을 특징으로 하는 디지탈 PLL 회로.
4. 제3항에 있어서, 상기 제어수단은 또한 상기 AND 게이트 수단과 선정된 부재의 출력을 가산하기 위한 가산기 수단을 포함하며, 상기 가산기 수단은 상기 카운터 수단에 공급되는 것을 특징으로 하는 디지탈 PLL 회로.
5. 제1항에 있어서, 상기 보정 제어신호 발생수단은 상기 입력 디지탈 신호, 상기 카우터 수단 및 상기 기준 클럭에 의해 제어 당하는 것을 특징으로 하는 디지탈 PLL 회로
6. 제5항에 있어서, 상기 보정 제어신호 발생수단은 상기 카운터 수단의 출력을 공급받는 데이타 입력 단자와 기준 클럭 및 제1출력이 얻어진 단자에서 최소한 한 출력 단자에서 공급받는 클럭 입력 단자를 갖는 제1D 플립플롭을 포함하고, 입력 디지탈 신호를 공급받는 세트 단자와, 상기 제1출력과 제2출력이 얻어진 단자에서 최소한 한 출력 단자에서 공급받는 리세트 단자를 갖는 제1RS플립플롭을 포함하고, 상기 제2출력을 공급받는 데이타 이력 단자와, 상기 카운터 수단 및 상기 보정 제어신호가 얻어진 단자에서 최소한 한 출력 단자의 출력은 공급받는 클럭 단자를 갖는 제2D플립플롭을 포함하는 것을 특징으로 하는 디지탈 PLL 회로.
7. 제1항에 있어서, 상기 저역 통과 필터 수단을 공급하고 상기 디지탈 저역 통과 수단의 출력과 결합된 DC 보정 신호를 발생하는 직류 보정 회로 수단을 구비하는 것을 특징으로 하는 디지탈 PLL 회로.
8. 제7항에 있어서, 상기 직류 검출 회로 수단은 상기 디지탈 저역 통과 필터 수단 출력의 직류 성분을 검출하는 직류 성분 검출 수단과, 상기 직류 성분 검출 수단에 공급되고 상기 직류 보정 신호를 발생하는 직류 보정 카운터 수단을 포함하는 것을 특징으로 하는 디지탈 PLL 회로.
9. 제8항에 있어서, 상기 직류 성분 검출 순단은 상기 디지탈 저역 통과 필터 수단의 출력 구성을 검출하는 극성 검출 수단과, 상기 극성 검출 수단의 출력에 의해 제어 당하는 제1카운터 수단을 포함하고, 상기 직류 보정 카운터 수단은 상기 제1카운터 수단의 출력과, 예정값과, 상기 비교기 수단의 출력에 의해 제어 당하는 제2카운터 수단을 비교하고 상기 직류 보정 신호를 발생하는 비교기 수단을 포함하는 것을 특징으로 하는 디지탈 PLL 회로.
10. 제7항에 있어서, 상기 직류 보정 회로 수단은 상기 디지탈 저역 통과 필터 수단의 출력을 래치하는 디지탈 래치 회로 수단과 상기 디지탈 래치 회로 수단에 공급되는 래치 펄스를 발생하는 래치 펄스 발생수단을 포함하는 것을 특징으로 하는 디지탈 PLL 회로.
11. 제10항에 있어서, 상기 래치 펄스 발생 수단은 상기 입력 디지탈 신호의 동기화 패턴을 검출하고 상기 래치 펄스를 발생하는 동기화 패턴 검출 수단을 포함하는 것을 특징으로 하는 디지탈 PLL 회로.
12. 제1항에 있어서, 상기 디지탈 저역 통과 필터 수단은 기준 레벨에 고정된 선정된 레벨보다도 작은 값을 갖는 상기 디지탈 저역 통과 필터 수단의 출력과 같이 비선형 방식에서 상기 디지탈 저역 통과 필터 수단의 출력을 반전시키는 비선형 반전 수단을 포함하는 것을 특징으로 하는 디지탈 PLL 회로.
13. 제12항에 있어서, 상기 비선형 반전 수단은 ROM 수단을 구비하는 것을 특징으로 하는 디지탈 PLL 회로.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.