KR880005738A - 디지탈 신호 복조장치의 비트 클럭 신호 발생장치 - Google Patents

디지탈 신호 복조장치의 비트 클럭 신호 발생장치 Download PDF

Info

Publication number
KR880005738A
KR880005738A KR870010794A KR870010794A KR880005738A KR 880005738 A KR880005738 A KR 880005738A KR 870010794 A KR870010794 A KR 870010794A KR 870010794 A KR870010794 A KR 870010794A KR 880005738 A KR880005738 A KR 880005738A
Authority
KR
South Korea
Prior art keywords
bit clock
clock signal
signal
digital signal
detection window
Prior art date
Application number
KR870010794A
Other languages
English (en)
Other versions
KR900007374B1 (ko
Inventor
아쯔시 하야미
쯔요이 오노
가즈오 히까와
다께시 시미즈
Original Assignee
이노우에 도시야
니뽕 빅터 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노우에 도시야, 니뽕 빅터 가부시끼가이샤 filed Critical 이노우에 도시야
Publication of KR880005738A publication Critical patent/KR880005738A/ko
Application granted granted Critical
Publication of KR900007374B1 publication Critical patent/KR900007374B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

내용 없음

Description

디지탈 신호 복조장치의 비트 클럭 신호 발생장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 및 제2도는 본 발명의 디지탈 신호 복조장치의 비트 클럭 신호 발생장치의 각각 다른 실시 양태의 블럭도.
제3도는 제1도시 구성의 디지탈 신호 복조장치의 비트 클럭신호 발생장치에 있어서의 검출창 펄스 발생회로의 구성예를 도시하는 블럭도.
* 도면의 주요부분에 대한 부호의 설명
1 : 비트 클럭 신호의 위상정보를 간헐적으로 포함하고 있는 주기신호로 구성되는 것과 같은 변조방식에 따라서 변조되고 있는 디지탈 신호의 피복조 신호로서의 ETM신호(피복조신호로서의 ETM신호가 파형성형 되어서 그 피복조신호에 있어서의 파형의 오름과 내림의 시간위치가 명확하게 이루어져 있는 것 같은신호)의 입력단자
2 : 비트 클럭 신호의 출력단자 3 : 비트 클럭 신호(Pc)의 입력단자
4 : 검출창 펄스(Pw)의 입력단자 5,6 : D형 플립플롭
7,8 : 인버터 9내지 12 : 저항
PLL : 위상 고정 루프 PC : 위상 비교회로
LPF : 저역 통과 필터 VOC : 전압 제어 발진기
MXC : 재생 모드 절환회로 SW : 절환스위치
DWCp,DWCr,DWCf,DWCv : 검출창 펄스 발생회로

Claims (1)

  1. 비트 클럭 신호의 위상정보를 간헐적으로 포함하고 있는 주기신호로 구성되는 것과 같은 변조방식에 따라서 변조되고 있는 디지탈 신호를 피복조 신호로 하여, 그 피복조 신호에 있어서의 파형의 오름과 내림의 어느 한쪽의 시간위치, 또는 상방의 시간위치로부터 상기한 비트 클럭 신호의 주기보다도 짧은 미리 정해진 펄스폭을 지니고 있는 검출창 펄스를 발생케하는 수단과, 상기 검출창 펄스를 위상 비교회로와 전압제어발진기를 포함하여 구성되어 있는 위상 고정 루프중의 전압제어 발진기에서 비트 클럭 신호를 발생하도록 하고 있는 디지탈 신호 복조장치의 비트 클럭 신호 발생장치에 있어서, 상기한 피복조 신호의 비트 레이트 변화와 대응하여 검출창 펄스의 펄스폭을 변화시키도록 하는 수단을 구비하여 이루어지는 디지탈 신호 복조장치의 비트 클럭 신호 발생장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870010794A 1986-10-01 1987-09-29 디지탈 신호 복조장치의 비트 클럭 신호 발생장치 KR900007374B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP231313 1986-10-01
JP61231313A JPS6387835A (ja) 1986-10-01 1986-10-01 デジタル信号復調装置のビツトクロツク信号発生装置

Publications (2)

Publication Number Publication Date
KR880005738A true KR880005738A (ko) 1988-06-30
KR900007374B1 KR900007374B1 (ko) 1990-10-08

Family

ID=16921674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870010794A KR900007374B1 (ko) 1986-10-01 1987-09-29 디지탈 신호 복조장치의 비트 클럭 신호 발생장치

Country Status (5)

Country Link
US (1) US4777452A (ko)
JP (1) JPS6387835A (ko)
KR (1) KR900007374B1 (ko)
DE (1) DE3732819A1 (ko)
GB (1) GB2197144B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3937055A1 (de) * 1989-11-07 1991-05-08 Ant Nachrichtentech Takt-phasendetektor
KR100259265B1 (ko) 1998-02-09 2000-06-15 윤종용 자동 코오스 조정 기능을 갖는 평판 디스플레이 장치
US6580299B2 (en) * 2001-04-05 2003-06-17 Parthus Ireland Limited Digital circuit for, and a method of, synthesizing an input signal
US9397670B2 (en) * 2014-07-02 2016-07-19 Teradyne, Inc. Edge generator-based phase locked loop reference clock generator for automated test system
US10139449B2 (en) 2016-01-26 2018-11-27 Teradyne, Inc. Automatic test system with focused test hardware
US10942220B2 (en) 2019-04-25 2021-03-09 Teradyne, Inc. Voltage driver with supply current stabilization
US11119155B2 (en) 2019-04-25 2021-09-14 Teradyne, Inc. Voltage driver circuit
US10761130B1 (en) 2019-04-25 2020-09-01 Teradyne, Inc. Voltage driver circuit calibration
US11283436B2 (en) 2019-04-25 2022-03-22 Teradyne, Inc. Parallel path delay line

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5624829A (en) * 1979-08-08 1981-03-10 Hitachi Ltd Vfo circuit
JPS60200635A (ja) * 1984-03-26 1985-10-11 Victor Co Of Japan Ltd デジタル信号復調装置のビツトクロツク信号発生装置
JPS60206339A (ja) * 1984-03-30 1985-10-17 Victor Co Of Japan Ltd デジタル信号復調装置のビツトクロツク信号発生装置
US4672329A (en) * 1984-03-30 1987-06-09 Victor Company Of Japan, Ltd. Clock generator for digital demodulators

Also Published As

Publication number Publication date
KR900007374B1 (ko) 1990-10-08
JPS6387835A (ja) 1988-04-19
DE3732819A1 (de) 1988-04-14
GB8722824D0 (en) 1987-11-04
GB2197144A (en) 1988-05-11
US4777452A (en) 1988-10-11
GB2197144B (en) 1991-01-16

Similar Documents

Publication Publication Date Title
KR930003584A (ko) 초 고주파 클럭 및 데이타 복구 회로를 위한 위상 검파기
KR950004792A (ko) 디지탈 복조 장치 및 디지탈 복조방법
KR840008089A (ko) Pwm펄스 발생장치
KR880005738A (ko) 디지탈 신호 복조장치의 비트 클럭 신호 발생장치
KR890004497A (ko) 바이페이즈 신호의 복조방법
KR840005635A (ko) 디지탈 변조신호 판독장치에 있어서의 클록 발생용 pll의 록 검출 방식
KR860003724A (ko) 자동위상 제어회로(仔動位相制御回路)
KR880014546A (ko) 디지탈 pll 회로
KR840001026A (ko) 데이타 독출회로
KR900001125A (ko) Fm 수신기의 자동 주파수 제어장치
KR910017358A (ko) 캐리어 리세트 fm변조기 및 fm신호의 변조방법
KR860006873A (ko) 발진 회로
KR880009473A (ko) 주파수 변조회로
KR880013326A (ko) 듀티사이클과 무관한 위상 검파기
KR890015241A (ko) 디지탈신호 자기기록 재생장치
KR840005291A (ko) Pll 회로의 인입 제어장치
JPS5967731A (ja) 位相ロツクド・ル−プ回路
KR940000929B1 (ko) 디지틀 주파수 편이 키잉 복조회로
JPS6261059U (ko)
FI892789A0 (fi) Menetelmä kantoaallon palauttamiseksi
SU663098A1 (ru) Амплитудный модул тор с цифровым управлением
KR890009066A (ko) 쿼드라-페이즈에 의한 주파수 및 위상 복조시스템에서 자동주파수 제어방식
SU705646A1 (ru) Мультивибратор с кварцевой стабилизацией частоты
KR850006278A (ko) 디지틀식 주파수 변별기
KR940017231A (ko) 전압제어 발진기의 제어 시스템

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971001

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee