KR900007374B1

KR900007374B1 - 디지탈 신호 복조장치의 비트 클럭 신호 발생장치

Info

Publication number: KR900007374B1
Application number: KR1019870010794A
Authority: KR
Inventors: 아쯔시 하야미; 쯔요시 오노; 가즈오 히까와; 다께시 시미즈
Original assignee: 니뽕 빅터 가부시끼가이샤; 이노우에 도시야
Priority date: 1986-10-01
Filing date: 1987-09-29
Publication date: 1990-10-08
Also published as: US4777452A; DE3732819A1; GB2197144B; GB8722824D0; KR880005738A; GB2197144A; JPS6387835A

Abstract

내용 없음.

Description

디지탈 신호 복조장치의 비트 클럭 신호 발생장치

제1도 및 제2도는 본 발명의 디지탈 신호 복조장치의 비트 클럭 신호 발생장치의 각각 다른 실시 양태의 블럭도.

제3도는 제1도시 구성의 디지탈 신호 복조장치의 비트 클럭신호 발생장치에 있어서의 검출창 펄스 발생회로의 구성예를 도시하는 블럭도.

제4도는 제2도시 구성의 디지탈 신호 복조장치의 비트 클럭 신호 발생장치중에서 사용되는데 적합한 검출창 펄스 발생회로의 구성예를 도시하는 블럭회로도.

제5도는 제4도시의 검출창 펄스 발생회로의 동작 설명용의 파형도.

제6도는 위상비교회로(PC)의 구성예를 도시하는 블럭도.

제7도 내지 제9도는 종래 장치의 문제점을 설명하기 위한 파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 비트 클럭 신호의 위상정보를 간헐적으로 포함하고 있는 주기신호로 구성되는 것과 같은 변조방식에 따라서 변조되고 있는 디지탈 신호의 피복조 신호로서의 ETM신호(피복조신호로서의 ETM신호가 파형성형 되어서 그 피복조신호에 있어서의 파형의 오름과 내림의 시간위치가 명확하게 이루어져 있는 것 같은신호)의 입력단자

2 : 비트 클럭 신호의 출력단자 3 : 비트 클럭 신호(Pc)의 입력단자

4 : 검출창 펄스(Pw)의 입력단자 5,6 : D형 플립플롭

7,8 : 인버터 9내지 12 : 저항

PLL : 위상 고정 루프 PC : 위상 비교회로

LPF : 저역 통과 필터 VOC : 전압 제어 발진기

MXC : 재생 모드 절환회로 SW : 절환스위치

DWCp,DWCr,DWCf,DWCv : 검출창 펄스 발생회로

본 발명은 비트 클럭 신호의 위상정보를 간헐적으로 포함하고 있는 주기신호로 구성되는 것 같은 변조방식에 따라서 변조되고 있는 디지탈 신호를 피복조 신호로 하여, 그 피복조 신호에 있어서의 파형의 오름과 내림의 어느 한쪽의 시간위치, 또는 상방의 시간위치에서 상기한 비트 클럭 신호의 주기보다도 짧은 미리 정해진 펄스폭을 지니는 검출창 펄스를 발생케하는 수단과, 상기 검출창 펄스를 위상 비교회로와 전압 제어발진기를 포함하여 구성되어 있는 위상 고정 루프에 비교파로서 가하여, 상기 위상 고정 루프중의 전압 제어 발진기에서 비트 클럭 신호를 발생시키도록 하고 있는 디지탈 신호 복조장치의 비트 클럭 신호 발생장치에 관한 것이다.

디지탈 신호의 기록, 전송에 대해서는 그 기록, 전송의 대상이 되는 디지탈 신호가 각종 변조방식중에서 선정된 특정한 변조방식에 의해서 변조된 상태의 것으로서 기록, 전송되도록 이루어져 있는 것은 주지하는 바와같고, 또한 상기와 같이 특정한 변조방식에 따라서 변조된 상태의 피복조 신호의 복조에 즈음하여는 비트 클럭 신호가 필요로 하게 되나, 변조방식에 의해서는 피복조 신호중에 비트 클럭의 위상정보를 간헐적으로 밖에 포함하고 있지 않은 경우가 있다.

그런데 비트 클럭 신호의 위상정보를 간헐적으로 밖에 포함하고 있지 않은 주기 신호로 구성되어 있는 디지탈 신호의 피복조 신호에서, 복조시에 필요로 하게 되는 비트 클럭 신호를 발생케 하는 경우에 통상 구성의 위성 고정 루프를 사용한 바, 비트 클럭 신호가 얻어지지 않는 것은 피복조 신호중에 비트 클럭 신호의 위상정보가 간헐적으로 밖에 존재하고 있지 않은 것으로부터 생각해도 쉽게 이해할 수 있다.

그래서 상기와 같이 비트 클럭 신호의 위상정보를 간헐적으로 밖에 포함하고 있지 않은 주기신호로 구성되어 있는 디지탈 신호의 피복조 신호로부터, 복조시에 필요로 하게 되는 비트 클럭 신호를 발생시킬 수 있는 비트 클럭 신호장치로서는 종래부터 각종 구성형태의 것이 제안되어 있고, 본 출원인 회사에서도 비트클럭 신호의 위상정보를 간헐적으로 포함하고 있는 주기신호로 구성되는 것같은 변조 방식에 따라서 변조되어 있는 디지탈 신호를 피복조 신호로 하여, 그 피복조신호에 있어서의 파형의 오름과 내림의 어느 한쪽의 시간위치, 또는 상방의 시간위치에서 상기한 비트 클럭 신호의 주기보다도 짧은 미리 정해진 펄스폭을 지닌 검출창 펄스를 발생시키는 수단과, 상기 검출창 펄스를 위상 비교 회로와 전압 제어 발진기를 포함하여 구성되어 있는 위상 고정 루프에 비교파로서 가하여, 상기 위상 고정 루프 중의 전압 제어 발진기에서 비트클럭 신호를 발생시키도록하고 있는 디지탈 신호 복조장치의 비트 클럭 신호 발생장치로서, 예컨대 특개소 60-206339호 공보, 특개소 60-200635호 공보등에 의해서 개시된 것과 같은 디지탈 신호 복조장치의 비트클럭 신호 발생장치를 제안하고 있고, 또한 복조의 대상으로하고 있는 신호가 비교적 긴 무신호 기간을 소유한 것 같은 상태로 시간축상에서 단속되고 있는 겻 같은 신호의 경우, 예컨대, 회전 헤드형 자기기륵 재생장치에 있어서 회전 실린더의 주변에 있어서의 180도 대칭의 위치(중심각이 180도의 위치)에 설치된 2개의 자기헤드에 의해서, 상기 회전 실린더에 90도의 휘감기 각도로 휘감은 자기 테이프에 비트 클럭 신호의 위상정보를 간헐적으로 포함하고 있는 주기신호로 구성되는 것 같은 변조방식에 따라서 변조되고 있는 디지탈 신호의 기록, 재생한 경우에 얻어지는 신호와 같이, 긴 무신호 기간이 있는 경우에 상기의 이미 제안한 디지탈 신호 복조장치의 비트 클럭 신호 발생장치에서는, 긴 무신호 기간중에 위상 고정 루프가 고정되지 않을 시에, 상기 무신호 기간의 경과후에 다시 나타난 신호에 의해서 위상 고정 루프가 고정상태에 되어질때까지 긴 시간이 걸리고, 그것으로 인하여 복조된 신호에 혼란이 생긴다고 하는 문제점이 있는 것을 해결한 디지탈 신호 복조장치로서, 비트 클럭 신호의 위상정보를 간헐적으로 포함하고 있는 주기신호로 구성되는 것 같은 변조방식에 따라서 변조되고 있는 디지탈 신호를 피복조신호로 하여, 그 피복조신호에 있어서의 파형의 오름과 내림의 어느 한쪽의 시간위치, 또는 상방의 시간위치에서, 상기한 비트 클럭 신호의 주기보다 짧은 미리 정해진 펄스폭을 지닌 검출창 펄스를 발생시키는 수단과, 상기 검출창 펄스를 위상 비교회로와 전압 제어 발진기를 포함하여 구성되어 있는 위상 고정 루프에 비교파로서 가하는 수단과 주기가 T₁의 제1펄스를 발생하는 제1펄스원과 주기(T₂)가 상기한 제1펄스원에서 발생되는 제1펄스의 주기(T₁)에 대해서, T₂＜T₁의 관계에 있는 제2펄스를 발생하는 제2펄스원과, 상기 위상 고정 루프중의 전압 제어 발진기로부터 얻어지는 비트 클럭 신호를 계측용 기준 펄스로서, 상기한 제1펄스원에서 발생된 제1펄스의 주기(T₁)를 계측하는 제1계측수단과 상기한 위상 고정 루프중의 전압 제어 발진기로 부터 얻어지는 비트 클럭 신호를 계측용의 기준 펄스로 하여, 상기한 제2펄스원에서 발생된 제2펄스의 주기(T2)를 계측하는 제2계측수단과 상기한 제1펄스원에서 발생된 제1펄스의 주기(T1)를 상기한 기준 펄스로 카운트한때의 계측값을 으로 하였을 때에, 계측값(N1)이 전압 제어 발진기에 있어서의 발진 주파수의 제1의 허용변화범위와 대응하여 정해진 최소값(N1s)이하인 경우에 제1의 신호를 발생시킴과 동시에 상기의 계측값(N1)이 상기한 발진 주파수의 제1의 허용변화 범위와 대응해서 정해진 최대값(N1l)이상인 경우에 제2의 신호를 발생케 하는 수단과, 상기한 제2의 펄스원에서 발생된 제2펄스의 주기(T2)를 상기한 기준의 펄스로 카운트하였을 때의 계측값을 N2로 하였을 때에, 전압 제어 발진기의 발진 주파수에 대해서 설정되어 있는 상기한 제1의 허용변화범위에 있어서의 주파수 변화율에 비해서 큰 주파수 변화율을 보유하도록 설정되어 있는 발진 주파수의 제2의 허용변화범위와 대응하여 정해진 최소값(N2s)보다도 상기한 계측값(N2)이 작은 경우에 제3의 신호를 발생케함과 동시에 상기 계측값(N2)이 전압 제어 발진기에 있어서의 발진 주파수의 제2의 허용변화범위와 대응해서 정해진 최대값(N2l)이상인 경우에 제4의 신호를 발생시키는 수단과, 상기한 제1의 신호와 제3의 신호에 의해서 제1의 오차신호를 얻는 수단과, 상기한 제2의 신호와 제4의 신호에 의해서 제2의 오차신호를 얻는 수단과, 상기한 각 오차신호에 의해서 상기 위상 고정 루프중의 위상비교회로의 오차신호를 제어하는 수단으로부터 이루어지는 비트 클럭 신호 발생장치를 구비하여 이루어지는 디지탈 신호 복조 장치 및 상기한 비트 클럭신호발생장치를 구비하여 이루어지는 디지탈 신호 복조장치에 있어서 상기한 제1의 신호와 제2의 신호의 어느 한쪽의 신호 또는 상방의 신호를 선택적으로 무효로 하는 수단을 갖추게 한 비트 클럭 신호 발생장치를 구비하여 이루어지는 디지탈 신호 복조장치 특원소 60-99900호의 특허출원에 있어서 제안해 두었고 다시 상기한 것처럼 회전 자기 헤드형 자기기록 재생장치에 있어서 기록시보다도 고속으로 자기테이프를 주행시킨 상태에서 자기테이프로부터 E TM신호의 검색을 행할수도 있도록 자기테이프의 주행속도를 제어할 수 있는 디지탈 신호 기록재생장치에 대해서도 특원소 61-30119호에 의해서 제안하고 있다.

그래서 상기한 것처럼 비트 클럭 신호의 위상정보를 간헐적으로 포함하고 있는 주기 신호로 구성되는것 같은 변조방식에 따라서 변조되고 있는 디지탈 신호가 기록되고 있는 자기테이프를 기록시와는 다른 주행속도로 주행시켜, 기록시와 동일한 회전수로 회전하고 있는 2개의 회전 자기헤드에 의해서 재생하여 얻어지는 피복조신호의 비트 레이트와 기록시와 동일한 주행 속도로 주행시키고 있는 자기테이프에서 기록시와 동일한 회전수로 회전하고 있는 2개의 회전 자기헤드에 의해서 재생하는 통상의 재생모드시에 있어서의 피복조신호의 비트 레이트와는 다른 것이 되어 있다.

그런데, 이미 기술도 하였듯이 피복조 신호의 복조에 즈음하여는 비트 클럭 신호가 필요로 하게 되나 비트 클럭 신호의 위상정보를 간헐적으로 밖에 포함하고 있지 않는 주기신호로 구성되어 있는 디지탈 신호의 피복조 신호에서 복조시에 필요로 하게되는 비트 클럭 신호를 발생시키는데 그 피복조 신호에 있어서의 파형의 오름과 내림의 어느 한쪽의 시간위치, 또는 상방의 시간위치에서 상기한 비트 클럭 신호의 주기보다도 짧은 미리 설정된 펄스폭을 지닌 검출창 펄스를 발생케하고 상기 검출창 펄스를 위상 비교회로와 전압 제어발진기를 포함하여 구성되어 있는 위상 고정 루프에 비교파로서 가하여 상기 위상 고정 루프중의 전압 제어발진기에서 비트 클럭 신호를 발생시키도록한 종래의 비트 클럭신호 발생장치에서는 위상 고정 루프의 위상비교회로로, 전압 제어 발진기에서 출력되는 비트 클럭신호와 위상 비교되어야 하는 검출창 펄스의 펄스폭이 피복조 신호의 비트 레이트가 변화한 경우에도, 검출창 펄스의 펄스폭은 일정하게 이루어져 있었기 때문에 피복조 신호의 비트 레이트가 변화하였을 때에는 정상적인 위상비교가 행하여지기 어려워지거나, 고정타임이 늦어지거나, 검출마진이 저하하거나 하는 등의 문제점이 발생한다.

상기의 문제점을 도면을 참조하여 설명하면 다음과 같다. 제6도는 특개소 60-206339호 공보중의 제4도에 도시되어 있는 것과 같은 위상 비교회로(Pc)이며, 이 제6도에 있어서 (3)은 비트 클럭 신호(Pc)의 입력단자, (4)는 검출창 펄스(Pw)의 입력단자, (5) (6)는 D형 플립플롭, (7) (8)은 인버터, (9) 내지 (12)는 저항이다. 제6도시의 위상 비교회로(Pc)에서 출력된 위상 오차신호는 저역 통과 필터를 개재하여 전압 제어 발진기에 공급되어 있어, 그 전압 제어 발진기로부터 출력된 신호가 비트 클럭 신호(Pc)로서 사용되는동시에 상기한 것처럼 위상 비교회로(Pc)의 단자(3)에도 공급된다.

제7도 내지 제9도에 있어서 각 도면의 (a)는 피복조 신호(DATA), 각 도면의 (b)는 검출창 펄스(Pw), 각 도면의 (a)는 피복조신호, 각 도면의(C)는 비트 클럭(Pc)를 도시하고, 제7도는 피복조 신호가 정규의 비트 레이트의 경우, 제8도는 정규의 비트 레이트에 비해서 피복조 신호의 비트 레이트가 높을 경우, 제9도는 정규의 비트 레이트에 비해서 피복조 신호의 비트 레이트가 낮은 경우를 도시하고 있다. 그리고 제7도 내지는 제9도에 도시되어 있는 것처럼 피복조 신호의 비트 레이트가 변화하여도 검출창 펄스(Pw)의 펄스폭이 일정하게 이루어져 있을 경우에는 피복조 신호에 비트 레이트가 정규의 비트 레이트에 비해서 높은 제8도의 경우에는 검출창 펄스(Pw)의 펄스폭이 비트 클럭 신호의 펄스폭에 비해서 지나치게 넓어져서 정상적인 위상비교를 할 수 없게 되고 또한 피복조 신호의 비트 레이트가 정규의 비트 레이트에 비해서 낮은 경우를 도시하는, 제9도의 경우에는, 검출창 펄스(Pw)의 펄스폭이 비트 클럭 신호의 펄스폭에 비교해서 지나치게 좁아지기 위해, 위상 오차 신호의 펄스폭이 좁아지고, 또한 고정타임이 늦어지는 동시에 복조를 위한 검출 마아진이 저하한다.

또한 되감기 조속 송출 동작시에 데이타의 판독을 행하면서 자기 테이프의 속도제어를 행하도록 이루어져있는 자기기록 재생장치로 부터의 재생 신호의 경우에는, 되감기 신속 송달 동작시에는 테이프 부하가 무거워지는 것으로 인한 피복조 신호의 지터의 증가가 발생하는 한편 속도의 불균일에 의해서 헤드 실린더에 대한 테이프 부하가 변동하는 것이 헤드 실린더의 회전에 지터를 발생시켜, 결과적으로 피복조 신호의 지터가 증가하기 위해 검출 마진의 저하를 초래한다.

본 발명은 비트 클럭 신호의 위상 정보를 간헐적으로 포함하고 있는 주기신호로 구성되는 것과 같은 변조방식에 따라서 변조되고 있는 디지탈 신호를 피복조 신호로하여, 그 피복조 신호에 있어서의 파형의 오름과 내림의 어느 한쪽의 시간위치, 또는 상방의 시간위치에서 상기한 비트 클럭 신호의 주기보다도 짧은 미리정해진 펄스폭을 지닌 검출창 펄스를 발생케하는 수단과 상기 검출창 펄스를 위상 비교회로와 전압 제어 발진기를 포함하여 구성되어 있는 위상 고정 루프에 비교파로서 가하고 상기 위상 고정 루프중의 전압 제어 발진기에서 비트 클럭 신호를 발생시키도록 하고 있는 디지탈 신호 복조장치의 비트 클럭 신호 발생장치에 있어서 상기한 피복조 신호의 비트 레이트의 변화와 대응하여 검출창 펄스의 펄스폭을 변화시키도록 하는 수단을 구비하여 이루는 디지탈 신호 복조장치의 비트 클럭 신호 발생장치를 제공하는 것이다.

이하, 첨부도면을 참조하면서 본 발명의 디지탈 신호 복조 장치의 비트 클럭 신호 발생장치의 구체적인 내용을 상세히 설명한다. 제1도 및 제2도는 본 발명의 디지탈 신호 복조장치의 비트 클럭 신호발생장치의 각각 다른 실시양태의 블럭도, 제3도는 제1도시 구성의 디지탈 신호 복조장치의 비트 클럭 신호 발생장치에 있어서의 검출창 펄스 발생회로의 구성예를 도시하는 블럭도, 제4도는 제2도시 구성의 디지탈 신호 복조장치의 비트 클럭신호 발생장치중에서 사용되기에 적합한 검출 펄스 발생회로의 구성예를 도시하는 블럭회로도, 제5도는 제4도시의 검출창 펄스 발생회로의 동작설명용의 파형도이다.

제1도 및 제2도에 도시되어 있는 본 발명의 디지탈 신호 복조장치의 비트 클럭 신호발생장치는, 소의 R-DAT에 있어서의 비트 클럭 신호 발생장치에 본 발명을 실시한 경우의 예를 도시하고 있고, 이 제1도 및 제2도에 있어서, (1)은 비트 클럭 신호의 위상정보를 간헐적으로 포함하고 있는 주기신호로 구성되는 것과 같은 변조방식에 따라서 변조되고 있는 디지탈 신호의 피복조 신호로서의 ETM신호(피복소 신호로서의 ETM신호가 파형성형되어서 그 피복조 신호에 있어서의 파형의 오름과 내림의 시간위치가 명확하게 이루어져 있는 것과 같은 신호)의 입력단자, (2)는 비트 클럭 신호의 출력단자, PLL는 위상 고정 루프, (Pc)는 위상 비교 회로, (LPF)는 저역 통과 필터, (VCO)는 전압 제어 발진기, (MXC)는 재생모드 절환회로이고 또한 제1도에 있어서, (SW)는 절환스위치, (DWCp), (DWCr), (DWCf)는 검출창 펄스 발생회로, 제2도에 있어서의 (DWCr)는 검출창 펄스 발생회로이다.

제1도 및 제2도에 도시되어 있는 본 발명의 디지탈 신호 복조 장치의 비트 클럭 신호 발생장치에서는 도시설명을 간단하게 하기 위하여 비트 클럭 신호를 발생시키는 회로부분의 구성이 단순한 위상 고정 루프와 같은 구성의 것으로서 도시되어 있으나, 본 발명의 실시에 즈음하여 이 부분의 구성으로서는 비트 클럭 신호의 위상정보를 간헐적으로 밖에 포함하지 않고 있는 주기신호로 구성되어 있는 디지탈 신호의 피복조신호로부터 복조시에 필요로 하게 되는 비트 클럭 신호를 발생시킬수 있는 것과 같은 구성의 것 예컨데 이미 기술한 특개소 60-206339호 공보, 특개소 60-200635호 공보 등에 의해서 개시된 것과 같은 디지탈 신호 복조장치의 비트 클럭 신호 장치의 같은 구성 또는 특원소 60-99900호의 특허출원에 의해서 제안된 디지탈신호 복조장치에서 사용하고 있는 비트 클럭 신호 발생장치의 구성을 치용하여 비트 클럭 신호의 위상 정보를 간헐적으로 밖에 포함하고 있지 않는 주기신호로부터 구성되어 있는 디지탈 신호의 피복조 신호로부터 복조시에 필요로 하게 되는 비트 클럭 신호를 발생시키도록 하는 것이다.

제1도에 있어서 검출창 펄스 발생회로(DWCp), (DWCr) (DWCf)는 각각 다른 펄스폭의 검출창 펄스를 발생할 수 있도륵 구성되어 있는 검출창 펄스 발생회로이나, 이하의 설명에 있어서 검출창 펄스 발생회로(DWCp)는 회전헤드형, 자기기록 재생장치가 통상의 재생모드로 재생동작을 행하고 있는 상태에 있어서 검출창 펄스로서 사용하기에 적합한 펄스폭을 지닌 것과 같은 검출창 펄스(Pwp)를 발생시킬수 있는 것으로서 구성되어 있는 것으로 되어지고, 또한 검출창 펄스 발생회로(DWCp)는 회전 헤드형 자기기록 재생장치가 되감기 모드로 재생동작을 행하고 있을 때에, 검출창 펄스로서 사용하는데 적합한 펄스폭을 지닌 것과 같은 검출창 펄스(Pwr)를 발생시킬수 있는 것과 같은 것으로서 구성되어 있는 것으로 되고, 다시 검출창 펄스 발생 회로(DWCf)는 회전헤드형 자기기록 재생장치가 신속 송달 모드로 재생동작을 행하고 있을 때에, 검출창 펄스로서 사용하는데 적합한 펄스폭을 지니는 것과 같은 검출창 펄스(Pwf)를 발생시킬 수 있는 것과 같은 것으로서 구성되어 있는 것으로 되어 있다. 그리고, 상기한 각 검출창 펄스 발생회로(DWCp), (DWCr), (DWCf)로서는 예컨대 제3도중의 점선도시의 테두리(DWC)내에 도시되어 있는 것처럼 배타적 논리화 회로(EXOR)와 지연회로(DL)에 의해서 구성할 수 있는 것이고, 상기한 각 검출창 펄스 발생회로(DWCp), (DWCr), (DWCf)에 있어서 각각 발생 시켜야 할 각각 다른 소요의 펄스폭의 검출창 펄스 Pw(Pwp, Pwr, Pwf)는 상기한 각 검출창 펄스 발생회로(DWCp), (DWCr), (DWCf)중에 설치되는 지연회로(DL)의 지연시간을 소요처럼 설정하므로서 용이하게 발생시킬수 있다. 그런데 기록시( 및 통상 재생시)보다도 고속으로 자기 테이프가 주행되는 되감기 모드시 및 신속 송달 모드시에 있어서의 재생신호의 비트 레이트는 통상 재생시에 있어서의 재생신호의 비트 레이트와는 달라진 것이되나, 기록시(및 통상 재생시)보다도 고속으로 자기테이프를 주생시킨 상태에서 자기테이프로부터 ETM신호의 검색을 행할 수도 있도록, 자기 테이프의 주행속도가 제어되어 있는 디지탈 신호 기록재생장치로서 구성된 회전 자기헤드형 자기기록 재생장치에 있어서는 되감기 모드시에 있어서는 재생신호의 비트 레이트나 신속 송달 모드시에 있어서의 재생신호의 비트 레이트 등은 그것을 미리 알수 있게 되거나, 또는 미리 정해둘 수 있는 것이며, 또한 되감기 모드시에 있어서의 재생신호의 비트 레이트나 신속 송달 모드시에 있어서의 재생신호의 비트 레이트등은 자기테이프의 주행속도와 회전헤드의 상대선 속도의 검출결과에 의거하여 용이하게 알 수도 있으므로 회전 자기헤드형 자기기록 재생장치의 동작모드의 정보, 또는 자기 테이프의 주행속도와 회전 헤드와의 상대선 속도의 검출결과의 정보등의 정보를 사용하므로서 통상 재생시에 있어서의 재생신호의 비트 레이트와 자기테이프에서 재생된 재생신호의 비트 레이트와의 비율에 따라서 소정의 펄스폭을 지닌 검출창 펄스를 검출창 펄스 발생회로에서 발생하도록 할 수가 있다.

예컨대 회전헤드의 주속이 매초 3.133m, 통상 재생시에 있어서의 자기테이프의 주행속도가 매초 8.15mm, 트랙킹 앵글이 6도 22분 59초인 것같은 회전헤드형 자기기록 재생장치에 대하여 통상 재생시에 있어서의 자기테이프의 주행속도에 비해서 순서방향과 반대방향에, 각각 200배의 주행속도로 자기테이프를 주행시켰을 때의 재생신호의 비트 레이트의 변화율을 보면 통상 재생시에 있어서의 재생신호의 비트 레이트를 1로 하여, 1±0.52정도라고 하는 변화율이 되어 있는 것이 계산결과로서 얻어지고 있다. 통상 재생시의 재생신호의 비트 레이트에 대한 되감기 모드시 및 신속 송달 모드시에 있어서의 재생신호의 비트 레이트의 변화율이 상기 예처럼 통상 재생시에 있어서의 재생신호의 비트 레이트를 1로 하였을 때에 1±0.52였다고 한 경우에, 제1도시의 디지탈 신호 복조장치의 비트 클럭 신호발생장치에 있어서의 상기한 각 검출창 펄스 발생회로 (DWCp), (DWCr), (DWCf)에 있어서 각각 발생시켜야 할 각 검출창 펄스(pwp), (pwr), (pwf)가 상기 각 검출창 펄스(pwp), (pwr), (pwf)에 있어서의 검출창 펄스(pwp)로서 필요로 하게되는 소정의 펄스폭을 1로 할때에 상기한 각 검출창 펄스(pwp), (pwr), (pwf)의 펄스폭의 비율이 예컨대 1 : 1/1.52 : 1/0.48이 되게끔 변경되어지면 재생모드의 변경에 의해서 재생신호의 비트 레이트가 변경하여도 비트 클럭 신호의 발생을 위해 설치되어 있는 위상 고정 루프에 있어서의 위상 비교회로(pc)에서의 위상 비교동작은 어느 재생모드에 있어서도 항시 양호하게 이루어지는 것은 명백하다.

제1도시의 디지탈 신호 복조장치의 비트 클럭 신호 발생장치에 있어서 각각 다른 펄스폭의 검출창 펄스를 발생하는 각 검출창 펄스 발생회로(DWCp), (DWCr), (DWCf)에서 발생된 검출창 펄스는 재생모드 절환회로(MXC)로부터 송출된 절환 제어신호에 의해서 절환동작을 행하는 절환스위치(SW)로 절환되어서 위상고정 루프(PLL)의 위상비교회로(PC)에 비교파로서 공급된다.

제1도중에 있어서 재생모드 절환회로(MXC)와 위상 고정 루프(PLL)에 있어서의 전압제어 발진기(VCO)와의 사이에 도시되어 있는 절선은 재생모드 절환회로(MXC)로부터 송출되는 절환 제어신호에 의해서 위상 고정 루프(PLL)에 있어서의 전압제어 발진기(VOC)의 발진 주파수도 변결되는 것과 같은 양태에서 실시되어도 되는 것을 도시하는 것이다(제2도시의 실시예에 있어서의 재생 모드 절환회로(MXC)와 위상 고정 루프(PLL)에 있어서의 전압제어 발진기(VOC)와의 사이에 도시 되어 있는 절선도 상기한 제1도시의 경우와 동일 취지의 것이다).

다음에 제2도에 도시되어 있는 본 발명의 디지탈 신호 복조장치의 비트 클럭 신호 발생장치에서는 재생모드 절환회로(MXC)로부터 재생모드에 따라서 송출된 절환 제어신호에 의해서 절환동작이 행하여져서 각각의 재생모드에 따라서 각각 소정의 펄스폭을 지니는 검출창 펄스를 발생할 수 있도록 구성되어 있는 1개의 검출창 펄스 발생회로(DWCr)에 있어서, 재생모드에 따라서 발생된 검출창 펄스(Pwr)가 위상 고정 루프(PLL)의 위상 비교회로(PC)에 비교파로서 공급된다. 이와 같이 제1도 및 제2도에 각각 도시 되어 있는 본 발명의 디지탈 신호 복조장치의 비트 클럭 신호 발생장치에서는 피복조 신호가 예컨대, 회전 헤드형자기기륵 재생장치로부터 통상의 재생모드로 재생된 재생신호, 조속 송달 모드시에 재생된 재생 신호, 되감기 모드시에 재생된 재생신호의 경우처럼, 각각의 피복조 신호에 있어서의 비트 레이트가 다른 경우에도 비트 클럭신호를 발생시키기 위한 위상 고정 루프중의 위상 비교회로가 적절한 위상 비교 동작을 행하는데 필요로 하게 되는 펄스폭의 비교파가 되도록 피복조 신호의 비트 레이트의 변화와 대응하여 검출창 펄스의 펄스폭을 변화시키도록 하고 있으므로 위상 고정 루프(PLL)를 그것의 고정 타임의 짧은 상태에서, 항시 안정하게 비트 클럭신호를 발생시키도록 할 수 있다.

다음에 제4도를 참조하여 상기한 제2도시 구성의 디지탈 신호 복조장치의 비트 클럭 신호 발생장치중에서 사용되고 있는 검출창 펄스 발생회로(DWCv)의 구성예에 대해서 설명한다. 이 제4도에 도시되어 있는 검출창 펄스 발생회로(DWCv)는 상기한 제3도에 도시되어 있는 검출창 펄스 발생 회로(DWC)와 동일하게 배타적 논리화 회로(EXOR)와 지연회로에 의해서 구성되어 있는 것이나, 제3도시의 검출창 펄스 발생회로(DWC)에서는 그것의 지연회로(DL)로서 고정의 지연시간을 지니는 것이 사용되고 있는데 대해서 제4도에 도시되어 있는 검출창 펄스 발생회로(DWCv)에서는 지연회로로서 가변 지연회로를 사용하고 있는 점이 제3도시의 검출창 펄스 발생회로(DWC)의 구성과 달리하고 있다.

제4도에 있어서 (Q1 내지 Q42)는 트랜지스터, (R1 내지 R14)는 저항, (Rl)는 부하저항,(C)는 콘덴서, (E1, E2)는 기준 전압원, (D1, D2)는 다이오드, (IS1, IS2) (23 내지 30)은 정전류회로, (13 내지 22)는 단자이고, 트랜지스터(Q36 내지 Q42), 정전류회로(29, 30), 저항(R14), 단자(21, 22)의 부분을 포함하여 구성되어 있어 점선 테두리(EXOR) 내에 도시되어 있는 부분이 배타적 논리화 회로이다.

제4도에 도시되어 있는 검출창 펄스 발생 회로(DWCv)에 있어서 입력단자(20)는 상기한 제2도에 도시되어 있는 본 발명의 디지탈 신호 복조 장치의 비트 클럭 신호 발생장치중에서 사용되고 있는 검출창 펄스 발생회로(DWCv)의 입력단자(1)에 대응하고 있다. 제4도 중의 상기한 단자(20)에는 비트 클럭 신호의 위상정보를 간헐적으로 포함하고 있는 주기신호로 구성되는 것과 같은 변조방식에 따라서 변조되어 있는 디지탈 신호의 피복조 신호로서의 ETM신호(피복조 신호로서의 ETM신호가 파형 성형되어서 그 피복조 신호에 있어서의 파형의 오름과 내림의 시간위치가 명확하게 이루어져 있는 것과 같은 신호)이 공급된다. 상기한 신호(S1)의 일예를 제5도의(a)에 도시한다.

제5도에 있어서 제5도의 (b)는 상기한 신호(S1)의 극성을 반전시킨 신호(S1)바아를 도시하고, 또한 제5도의 (d)에는 상기한 신호(S1)를 지연시킨 신호(Sid)를 도시하고 있으며 다시 제5도의 (e)에는 상기한 신호(S1d)의 극성을 반전시킨 신호(S1d)바아를 도시하고 다시 또한 제5도의 (f)에는 검출창 펄스(Pwr)를 도시하고 있다.

제5도의 (C)는 상기한 신호(S1)가 입력단자(20)에 공급되었을 때에 차동대를 구성하고 있는 트렌지스터(Q28, Q29)와 정전류회로(IS1, IS2)로부터 이루어지는 회로에 있어서의 단자(17)에 접속된 충방전 콘덴서(C)에서 행하여지는 충방전 동작에 의해서 트랜지스터(Q30)의 베이스에 공급되는 전압변화의 상태를 도시하는 도면이다. 또한 도면에서 (H)는 하이레벨, (L)는 로우레벨을 도시하고 있다.

전기한 제4도시의 회로배치에 있어서 트랜지스터(Q1 내지 Q5)와 정전류회로(23)에 의한 회로는 이득 1의 증폭기를 구성하고 있으므로, 트랜지스터(Q1)의 베이스에 전압치가 E1의 전압원(E1)을 접속하면 트랜지스터(Q5)의 에미터에도 전압(E1)이 나타난다. 상기한 트랜지스터(Q5)의 에미터에 접속되어 있는 단자(16)에 온도 특성의 양호한 부하저항(Rl)을 접속하면 전원(Vcc)→저항(R1)→트랜지스터(Q7)의 에미터→트랜지스터(Q7)의 콜렉터→트랜지스터(Q5)의 콜렉터→트랜지스터(Q5)의 에미터→단자(16)→부하저항(R1)→접지의 회로에는 온도의 변화와 관계없이 일정한 전류가 흐른다.

트랜지스터(Q6 내지 Q10) 및 저항(R1 내지 R4)은 전류 미러회로를 구성하고 있고, 트랜지스더(Q8 내지Q10)의 콜렉터 회로에는 상기의 각 트랜지스터(Q7 내지 Q10)의 각 에미터에 접속되어 있는 저항(R2 내지 R4)에 의해서 결정되는 전류가 흐른다.

상기한 트랜지스터(Q5)의 콜렉터에는 트랜지스터(Q11, Q12)의 각 에미터가 접속되어 있고 또한 상기한 트랜지스터(Q9)의 콜렉터에는 트랜지스터(Q13, Q14)의 칵 에미터가 접속되어 있고 다시 상기한 트랜지스터(Q10)의 콜렉터에는 트랜지스터(Q15, Q16)의 각 에미터가 접속되어 있다.

또한 상기한 각 트랜지스터(Q11, Q13, Q15)의 각 콜렉터는 접지되어 있고, 상기한 각 트랜지스터(Q12, Q14, Q16)의 각 콜렉터는 공통 접속되어서 트랜지스터(Q17)의 베이스와 트랜지스터(Q18)의 콜렉터에 접속되어 있다.

상기한 트랜지스터(Q17)의 콜렉터는 전원(Vcc)에 접속되고 또한 트랜지스터(Q17)의 에미터는 트랜지스터(Q18)의 베이스에 접속되어 있으며 다시 또한 트랜지스터(Q18)의 에미터는 저항(R5)을 개재하여 접지되어 있다. 다시 상기한 각 트랜지스터(Q12, Q14, Q16)의 각 베이스는 공통접속되어서 기준 전압된(E2)를 개재하여 접지되어 있다.

상기한 트랜지스터(Q11)의 베이스에 접속되어 있는 단자(15)는 회전헤드형 자기기록 재생장치가 되감기의 재생모드로된 상태에 있어서, 재생모드 절환회로(MXC)로부터 하이레벨 상태의 절환 제어신호가 공급되고, 또한 상기한 트랜지스터(Q13)의 베이스에 접속되어 있는 단자(14)에는 회전헤드형 자기기록 재생장치가 접속송달의 재생모드로된 상태에 있어서 재생모드 절환회로(MXC)로부터 하이레벨 상태의 절환 제어신호가 공급되고, 다시 상기한 트랜지스터(Q15)의 베이스에 접속되어 있는 단자(l3)에는 회전 헤드형 자기기록 재생장치가 통상 재생모드로된 상태에 있어서, 재생모드 절환회로(MXC)로부터 하이레벨 상태의 절환제어신호가 공급된다.

상기한 단자(13 내지 15)에 대하여 하이레벨상태의 절환 제어신호가 공급되어 있지 않는 경우에는 트랜지스터(Q11, Q13, Q15)는 어느 것이나 도통상태가 되기 위하여 트랜지스터(Q12, Q14, Q16)는 어느 것이나 차단상태가 되어진다.

또한 상기한 단자(13 내지 15) 내의 어느 하나의 것에 대하여 재생모드 절환회로(MXC)로부터 하이레벨상태의 절환 제어신호가 공급된 경우에는 그 하이레벨상태의 절환 제어신호가 공급된 단자에 베이스가 접속되어 있는 트랜지스터가 차단상태가 되어서 그 차단상태가 된 트랜지스터의 에미터에 에미터가 접속되어 있는 트랜지스터가 도통상태가 되고, 그로 인하여 특정한 전류값의 전류가 트랜지스터(Q18)의 콜렉터 트랜지스터(Q18)의 에미터 저항(R5) 접지의 회로에 흐른다.

따라서 회전헤드형 자기기록 재생장치의 동작모드가 통상의 재생모드의 경우와, 대응하여 재생모드 절환회로(MXC)로부터 하이레벨상태의 절환 제어 신호가 선택적으로 단자(13)에 공급된 경우에는 트랜지스터(Q15)가 차단상태가 되어서, 그 차단상태가 된 트랜지스터(Q15)의 에미터에 에미터가 접속되어 있는 트랜지스터(Q16)가 도통상태가 되고, 그로 인하여 회전헤드형 자기기록 재생장치의 동작모드가 통상의 재생모드인 것을 나타내는 특정한 전류값의 전류가 트랜지스터(Q18)의 콜렉터→트랜지스터(Q18)의 에미터→저항(R5) 접지의 회로에 흐르고, 또한 회전헤드형 자기기륵 재생장치의 동작모드가 신속 송달 재생모드의 경우와 대응하여 재생모드 절환회로(MXC)로부터 하이레벨 상태의 절환 제어신호가 선택적으로 단자(14)에 공급된 경우에는 트랜지스터(Q13)가 차단상태가 되어서 그 차단 상태로된 트랜지스터(Q13)의 에미터에 에미터가 접속되어 있는 트랜지스터(Q14)가 도통상태가 되고, 그것에 의해 회전헤드형 자기기록 재생장치의 동작 모드가 신속 송달 재생모드인 것을 나타내는 특정한 전류값의 전류가 트랜지스터(Q18)의 콜렉터→트랜지스터(Q18)의 에미터→저항(R5)→접지의 회로에 흐르고 다시, 회전헤드형 자기기록 재생장치의 동작모드가 되감기 재생모드의 경우와 대응하여 재생 모드 절환회로(MXC)로부터 하이레벨상태의 절환 제어신호가 선택적으로 단자(15)에 공급된 경우에는 트랜지스터(Q11)가 차단상태가 되어서 그 차단상태가된 트랜지스터(Q11)의 에미터에 에미터가 접속되어 있는 트랜지스터(Q12)가 도통상태가 되고, 그것에 의해 회전헤드형 자기기록 재생장치의 동작모드가 되감기의 재생모드인 것을 나타내는 특정한 전류값의 전류가 트랜지스터(Q18)의 콜렉터→트랜지스터(Q18)의 에미터→저항(D5)→접지의 회로에 흐른다.

상기한 트랜지스터(Q18)에 흐른 전류는 트랜지스터(Q17 내지 Q21)와 저항(R9 내지 R11)에 의하여 구성되어 있는 전류 미터회로에 공급됨과 동시에 상기한 트랜지스터(Q19)에 흐르는 전류는 입력단자(18, 19)와 트랜지스터(Q22, Q23)에 의해서 구성되어 있는 전자볼륨을 개재하여 트랜지스터(Q24 내지 Q27)와 저항(R₉내지 R₁₁)에 의해서 구성되어 있는 전류 미러회로에 공급된다. 상기한 전자볼륨은 단자(18, 19)에 가하는 전압을 가변하여 트랜지스터(Q24)에 유입시키는 전류값을 조정하기 위해 사용된다. 트랜지스터(Q20, Q21)와 저항(R₇내지 R₈)에 의한 회로는 전류(2I)의 정전류회로(IS2)를 구성하고 있고, 이 정전류회로(IS2)는 차동대의 트랜지스터(Q28, Q29)의 공동 에미터에 접속되어 있고, 또한 트랜지스터(Q26, Q27)와 저항(R10 내지 R11)에 의한 회로는 전류(I)의 정전류회로(IS1)를 구성하고 있고, 이 정전류회로(IS1)는 차동대의 트랜지스터(Q28, Q29)에 있어서의 트랜지스터(Q29)의 콜렉터 회로에 접속되어 있다.

그래서 상기한 차동대의 트랜지스터(Q28, Q29)내의 트랜지스터(Q28)의 베이스에 단자(20)로부터 신호(S1) 제5도의 (a) 참조 가공급되어서 시각(t1)에 로우레벨에서 하이레벨으로 변화하면, 시각(t1)에 트랜지스터(Q28)가 도통 상태가 되고, 그것과 동시에 트랜지스터(Q29)가 차단상태가 된다.

그것에 의해 상기한 트랜지스터(Q29)의 콜렉터와 베이스와 트랜지스터(Q30)의 베이스에 접속되어 있는 충방전 콘덴서(C)에 대하여 정전류회로(IS1)로부터 일정한 전류(I)가 공급되어서 충방전 콘덴서(C)에 충전되어간다.

그런데 상기한 충방전 콘덴서(C)의 단자 전압은 트랜지스터(Q30 내지 Q33)와 저항(R12, R13)과 정전류회로(24 내지 26) 및 기준전압원(Vs)에 의하여 구성되어 있는 차동증폭기에 있어서의 트랜지스터(Q30)에 있어서의 베이스에 공급되고 있다. 그래서 상기한 충방전 콘덴서(C)의 단자 전압이 트랜지스터(Q30)를 개재하여 공급되고 있는 트랜지스터(Q31)는 상기한 충방전 콘덴서(C)의 단자전압이 트랜지스터(Q33)의 베이스에 접속되어 있는 기준전압원(Vs)의 전압치(Vs)에 달한 시점(t2)에 도통상태가 되고, 또한 트랜지스터(Q32)는 불도통상태가 된다.

그것에 의해 트랜지스터(Q34)의 에미터에 애노드가 접속되어 있는 다이오드(D1)를 개재하여 출력되는 신호(S1d)바아는 시각(t2)에 로우레벨상태가 되고, 또한 트랜지스터(Q35)의 에미터에 애노드가 접속되어 있는 다이오드(D2)를 개재하여 출력되는 신호(S1d)는 시각(t2)에 하이레벨 상태가 된다. 제5도 참조

다음에 상기한 트랜지스더(Q28)의 베이스에 접속된 단자(20)에 공급되고 있는 신호(S1)가 시각(t3)에 하이레벨상태에서 로우레벨상태로 변화하면 트랜지스터(Q28)는 시각(t3)에 차단상태가 되고 그것과 동시에 트랜지스터(Q29)가 도통상태가 된다.

상기한 것처럼 트랜지스터(29)가 도통한 것으로 인하여 상기한 트랜지스터(29)의 콜렉터와 베이스와 트랜지스터(Q30)의 베이스에 접속되어 있는 충방전 콘덴서(C)의 축적전하는 정전류회로(IS2)를 통해서 일정한 전류(2I-I)=Ⅰ로 방전되어간다.

그런데, 상기한 충방전 콘텐서(C)의 단자전압은 이미 기술한 것처럼 트랜지스터(Q30 내지 Q33)와 저항(R12, R13)과 정전류회로(24 내지 26) 및 기준전압원(Vs)에 의해서 구성되어 있는 차동증폭기에 있어서의 트랜지스터(30)에 있어서의 베이스에 공급되고 있으므로 상기한 충방전 콘덴서(C)의 단자전압이 트랜지스터(Q30)를 개재하여 공급되고 있는 트랜지스터(Q31)는 상기한 충방전 콘덴서(C)의 단자전압이 차츰 강하해가고, 트랜지스터(Q30)의 베이스 전압, 즉 상기한 충방전 콘덴서(C)의 단자전압이 트랜지스터(Q33)의 베이스에 접속되어 있는 기준전압원(Vs)의 전압치(Vs) 보다 저하한 시점(t4)에 불도통상태로 되고, 또한 트랜지스터(Q32)가 도통상태가 된다. 그래서 상기한 트랜지스터(Q34)의 에미터에 애노드가 접속되어 있는 다이오드(D1)를 개재하여 출력되는 신호(S1d)바아는 시각(t4)에 하이레벨상태가 되고 또한 트랜지스터(Q35)의 에미터에 애노드가 접속되어 있는 다이오드(D2)를 개재하여 출력되는 신호(S1d)는 시각(t4)에 로우레벨상태가 된다. 제5도 참조

상기의 동작은 시각(t5) 이후도 동일하게 반복되기 때문에 트랜지스터(Q28)의 베이스에 접속된 단자(20)에 공급되는 신호(S1)에 대해서 만큼 지연된 신호(S1d)가 상기한 다이오드(D2)의 캐소드측에 나타나서 그것이 트랜지스터(Q36 내지 Q42), 저항(R14) 및 정전류회로(29, 30)에 의해서 구성되어 있는 배타적 논리화 회로(EXOR)에 공급되고, 또한 상기한 신호(S1d)와는 역극성의 신호(S1d) 바아가 상기한 다이오드(D1)의 캐소드측에 나타나서 그것이 트랜지스터(Q36 내지 Q42), 저항(R14) 및 정전류 회로(29,30)에 의해서 구성되어 있는 배타적 논리화 회로(EXOR)에 공급된다. 트랜지스터(Q36 내지 Q42), 저항(R14) 및 정전류회로(29, 30)에 의해서 구성되어 있는 상기한 배타적 논리화 회로(EXOR)에 있어서의 트랜지스터(Q41)의 베이스에는 단자(22)를 개재하여 신호(S1)가 공급되고, 또한 상기한 배타적 논리화 회로(EXOR)에 있어서의 트랜지스터(Q40)의 베이스에는 단자(21)를 개재하여 신호(S1) 바아가 공급되고 있는 것에 의해 배타적 논리화 회로(EXOR)에서는 상기한 신호(S1)와 신호(S1d)바아와의 배타적 논리화 출력이 되어 있는 제5도의 (f)에 도시되어 있는 것과 같은 검출창 펄스(Pwr)를 출력한다.

상기한 것처럼 배타적 논리화 회로(EXOR)로부터 출력되는 검출창 펄스(Pr)는 제5도에서도 아는 것처럼 제5도의 (a)에 도시되어 있는 신호(S1)와 신호(S1)를 시간지연시켜서 얻은 제5도의 (b)에 도시되어 있는 신호(S1d)와의 배타적 논리화에 의해서 얻어지는 것이고, 검출창 펄스(Pwr)의 펄스폭은 제5도에 도시되어 있는 것처림, 신호(S1)의 지연시간( )에 의해서 결정된다.

그리고 상기한 검출창 펄스(Pwr)의 펄스폭을 결정하고 있는 신호(S1)의 지연시간( )은 제5도의 (C)에 도시되어 있는 신호(S2)의 시간축상에서의 경사가 급하면 짧고 또한 신호(S2)의 시간축상에서의 경사가 완만하면 길어진다.

상기한 신호(S2)는 이미 기술한 것처럼 충방전 콘덴서(C)가 정전류회로(IS1)로부터의 일정한 전류(I)에 의해 충전되는 동작과 충방전 콘덴서(C)의 축적 전하가 정전류회로(IS2)에 의해서 일정한 전류(I)로 방전되는 동작에 의해서 발생되고 있는 것이고, 제5도의 (C)에 도시되어 있는 신호(S2)의 시간축상에서의 경사는 정전류회로(IS1), (IS2)에 설정되는 전류값(I)이 크면 급하게 되고, 또한 신호(S2)의 시간축상에서의 경사는 정전류회로(IS1, IS2)에 설정되는 전류 값(I)이 작으면 완만하게 된다.

그래서 제4도에 도시한 회로 배치처럼, 상기한 충방전 콘덴서(C)를 충방전하기 위한 일정한 전류값(I)이 재생모드에 따라서 재생모드 절환회로(MXC)로부터 단자(13 내지 15)에 공급되는 하이 레벨상태의 절환제어신호에 의해서 각각 소요의 전류값으로 변경되도록 하는 것에 의해, 검출창 펄스(Pwr)는 피복조 신호에 있어서의 비트 레이트가 다른 경우에도 비트 클럭신호를 발생시키기 위한 위상 고정 루프중의 위상 비교회로가 적절한 위상 비교 동작을 행하는데 필요로 하게 되어 있는 펄스폭의 비교파가 되도록 피복조 신호의 비트 레이트의 변화와 대응하여 검출창 펄스의 펄스폭을 변화사킬 수가 있는 것이다.

이상 상세하게 설명한바에서 명백하듯이 본 발명의 디지탈 신호 복조장치의 비트 클럭 신호 발생장치는 비트 클럭 신호의 위상정보를 간헐적으로 포함하고 있는 주기신호로 구성되는 것과 같은 변조 방식에 따라서 변조되고 있는 디지탈 신호를 피복조신호로 하여, 그 피복조 신호에 있어서의 파형의 오름과 내림의 어느 한쪽의 시간위치, 또는 상방의 시간위치로부터 상기한 비트 클럭신호의 주기보다도 짧은 미리 정해진 펄스폭을 지닌 검출창 펄스를 발생시키는 수단과, 상기의 검출창 펄스를 위상 비교회로와 전압제어 발진기를 포함하여 구성되어 있는 위상 고정 루프에 비교파로서 가하여, 상기한 위상 고정 루프중의 전압제어 발진기로부터 비트 클럭 신호를 발생시키도록 하고 있는 디지탈 신호 복조장치의 비트 클럭 신호 발생장치에 있어서 상기한 피복조 신호의 비트 레이트의 변화와 대응하여 검출창 펄스의 펄스폭을 변화시키도록 하는 수단을 구비하여 이루어지는 것이기 때문에 이 본 발명의 디지탈 신호 복조장치의 비트 클럭 신호 발생장치에 있어서는 피복조 신호가 예컨대 회전헤드형 자기기록 재생장치로부터 통상의 재생모드로 재생된 재생신호, 신속 송달 모드일때에 재생된 재생신호, 되감기 모드일때에 재생된 재생신호의 경우처럼, 각각의 피복조 신호에 있어서의 비트 레이트가 다른 경우라도, 비트 클럭 신호를 발생시키기 위한 위상 고정 루프중의 위상비교회로가 적절한 위상 비교동작을 행하는데 필요하게 되어 있는 펄스폭의 비교파가 되도륵 피복조 신호의 비트 레이트의 변화와 대응해서 검출창 펄스의 펄스폭이 변화되도록 하고 있으므로, 본 발명의 디지탈 신호복조장치의 비트 클럭 신호 발생장치에 의하면 이미 기술한 종래 장치에 있어서의 문제점은 모두 양호하게 해결되는 것이다.

Claims

비트 클럭 신호의 위상정보를 간헐적으로 포함하고 있는 주기신호로 구성되는 것과 같은 변조방식에 따라서 변조되고 있는 디지탈 신호를 피복조 신호로 하여, 그 피복조 신호에 있어서의 파형의 오름과 내림의 어느 한쪽의 시간위치, 또는 상방의 시간위치로부터 상기한 비트 클럭 신호의 주기보다도 짧은 미리 정해진 펄스폭을 지니고 있는 검출창 펄스를 발생케하는 수단과, 상기 검출창 펄스를 위상 비교회로와 전압제어발진기를 포함하여 구성되어 있는 위상 고정 루프중의 전압제어 발진기에서 비트 클럭 신호를 발생하도록 하고 있는 디지탈 신호 복조장치의 비트 클럭 신호 발생장치에 있어서, 상기한 피복조 신호의 비트 레이트 변화와 대응하여 검출창 펄스의 펄스폭을 변화시키도록 하는 수단을 구비하여 이루어지는 디지탈 신호 복조장치의 비트 클럭 신호 발생장치.