KR950013046A - 위상록 루프회로 - Google Patents

위상록 루프회로 Download PDF

Info

Publication number
KR950013046A
KR950013046A KR1019930020667A KR930020667A KR950013046A KR 950013046 A KR950013046 A KR 950013046A KR 1019930020667 A KR1019930020667 A KR 1019930020667A KR 930020667 A KR930020667 A KR 930020667A KR 950013046 A KR950013046 A KR 950013046A
Authority
KR
South Korea
Prior art keywords
counter
signal
output
input
detector
Prior art date
Application number
KR1019930020667A
Other languages
English (en)
Other versions
KR960012921B1 (ko
Inventor
장현식
황규태
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930020667A priority Critical patent/KR960012921B1/ko
Priority to US08/319,424 priority patent/US5506531A/en
Publication of KR950013046A publication Critical patent/KR950013046A/ko
Application granted granted Critical
Publication of KR960012921B1 publication Critical patent/KR960012921B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 피드백된 위상 록 루프의 출력을 받아 이미 정해져 있거나, 다른 입력 수단으로 부터 받은 분주비에 따라 분주하며 위상검출기에서 비교할 분주신호를 발생하는 제1카운터(R카운터)(201)와; 기준 주파수를 받아 이미 정해져 있거나, 다른 입력수단으로 부터 받은 분주비에 따라 상기 기준 주파수를 분주하며 위상검출기에서 비교할 분주신호를 발생하는 제2카운터(N카운터)(202)와; 상기 제1카운터와 제2카운터로부터 분주된 신호를 입력으로하여 이 입력 신호의 차이를 발생하는 위상 검출기(203)와; 상기 위상 검출기로 부터 비교한 결과의 신호를 받아 필터링함으로써 그 비교결과의 차이에 비례하는 전압을 발생하는 저역 필터(204)와; 상기 저역 필터에서 발생하는 전압을 받아 이 전압에 비례하는 주파수의 클럭을 발생하여 제2카운터에 분주한 입력을 제공하는 전압조절 오실레이터(Vco)(205)를 구비한 고속 로킹을 위한 위상 록 루프에 있어서, 상기 위상 검출기로부터 언록신호를 받아 상기 제1카운터(201)와 제2카운터(202)를 각각 제어하는 리스타트 제어 발생하는 언록 검출기(206)를 포함하여 이루어지는 것을 특징으로 한다.

Description

위상록 루프회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 위상 록 루프의 블럭도,
제3도는 제2도의 FR이 FN보다 위상이 앞설때의 타이밍도,
제4도는 제2도의 FN이 FR보다 위상이 앞설때의 타이밍도.

Claims (3)

  1. 피드백된 위상 록 루프의 출력을 받아 이미 정해져 있거나, 다른 입력 수단으로부터 받은 분주비에 따라 분주하며 위상검출기에서 비교할 분주신호를 발생하는 제1카운터(R카운터) (201)와; 기준 주파수를 받아 이미 정해져 있거나, 다른 입력수단으로부터 받은 분주비에 따라 상기 기준 주파수를 분주하며 위상검출기에서 비교할 분주신호를 발생하는 제2카운터(N카운터) (202)와; 상기 제1카운터와 제2카운터로부터 분주된 신호를 입력으로하여 이 입력 신호의 차이를 발생하는 위상 검출기(203)와; 상기 위상 검출기로 부터 비교한 결과의 신호를 받아 필터링함으로써 그 비교결과의 차이에 비례하는 전압을 발생하는 저역 필터(204)와; 상기 저역 필터에서 발생하는 전압을 받아 이 전압에 비례하는 주파수의 클럭을 발생하여 제2카운터에 분주한 입력을 제공하는 전압조절 오실레이터(Vco)(205)를 구비한 고속 로킹을 위한 위상 록 루프에 있어서, 상기 위상 검출기로부터 언록신호를 받아 상기 제1카운터(201)와 제2카운터(202)를 각각 제어하는 리스타트 제어 신호를 발생하는 언록 검출기(206)를 포함하여 이루어지는 것을 특징으로 하는 고속 록킹을 위한 위상 록 루프.
  2. 제1항에 있어서, 상기 언록 검출기(206)는 상기 위상 검출기(203)로부터의 두 출력신호(U,D)각각 받아 리스타트 신호를 발생하는 두개의 로우 에찌 검출기(602,603)으로 구성되는 것을 특징으로 하는 고속 록킹을 위한 위상 록 루프.
  3. 제1항에 있어서, 상기 로우 에찌 검출기(602, 603)는 초기화 신호(Clr)를 일측단에 입력받고 지연수단(706, 707)을 통해 지연시킨 검출기의 출력 리스타트 신호를 타 입력단에 입력 받는 OR게이트(701)와; 언록 신호를 반전시키는 인버터(703)와; 상기 OR게이트(701)의 출력을 일 입력단으로 하고, 상기 인버터(703)를 통해 반전된 언록 신호를 일 입력단으로 하는 두개의 게이트가 각각 서로 다른 게이트의 출력을 타 입력단으로 하되 상기 OR게이트(701)의 출력을 입력받는 제1 부정 논리합 처리 수단(702) 및 인버터 수단(703)의 출력을 받는 제2부정논리합 처리 수단(704)과 ; 상기 제1부정 논리합 처리수단(702)의 출력을 입력으로 하고, 상기 인버터 수단(703)의 출력을 클럭단에 입력 시키며, 프리세트단에는 상기 OR게이트(701)의 출력이 입력되어 리스타트 신호를 발생하는 래치부(705); 를 포함하여 이루어지는 것을 특징으로 하는 고속 록킹을 위한 위상 록 루프.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930020667A 1993-10-06 1993-10-06 위상 록 루프 회로 KR960012921B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019930020667A KR960012921B1 (ko) 1993-10-06 1993-10-06 위상 록 루프 회로
US08/319,424 US5506531A (en) 1993-10-06 1994-10-06 Phase locked loop circuit providing increase locking operation speed using an unlock detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930020667A KR960012921B1 (ko) 1993-10-06 1993-10-06 위상 록 루프 회로

Publications (2)

Publication Number Publication Date
KR950013046A true KR950013046A (ko) 1995-05-17
KR960012921B1 KR960012921B1 (ko) 1996-09-25

Family

ID=19365350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930020667A KR960012921B1 (ko) 1993-10-06 1993-10-06 위상 록 루프 회로

Country Status (2)

Country Link
US (1) US5506531A (ko)
KR (1) KR960012921B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10145348A (ja) * 1996-09-13 1998-05-29 Nec Corp クロック抽出回路
JP3596196B2 (ja) * 1996-11-15 2004-12-02 ソニー株式会社 データ伝送装置
US5740411A (en) * 1996-11-26 1998-04-14 Texas Instruments Incorporated Controllably switched phase locked loop circuits, systems, and methods
US5907253A (en) * 1997-11-24 1999-05-25 National Semiconductor Corporation Fractional-N phase-lock loop with delay line loop having self-calibrating fractional delay element
EP0988701A1 (en) * 1998-04-20 2000-03-29 Koninklijke Philips Electronics N.V. Timing circuit
US6700421B1 (en) * 2000-09-26 2004-03-02 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
JP4236998B2 (ja) * 2003-02-19 2009-03-11 株式会社神戸製鋼所 発振器
KR100878435B1 (ko) * 2007-08-29 2009-01-13 삼성전기주식회사 위상 검출 장치
US8076979B2 (en) * 2008-04-04 2011-12-13 Freescale Semiconductor, Inc. Lock detection circuit for phase locked loop
US9870012B2 (en) * 2012-09-25 2018-01-16 Intel Corporation Digitally phase locked low dropout regulator apparatus and system using ring oscillators
US9991898B1 (en) * 2016-11-16 2018-06-05 Perceptia Devices, Inc. Fractional-N jitter attenuator

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2513276B2 (ja) * 1988-06-10 1996-07-03 日本電気株式会社 位相同期ル―プ
JPH07101847B2 (ja) * 1988-10-21 1995-11-01 シャープ株式会社 デジタルフェイズロックドループ装置
DE69031201T2 (de) * 1989-09-29 1998-02-19 Toshiba Kawasaki Kk Phasensynchrone Regeleinrichtung zur Herstellung eines Referenztaktsignals in einem Plattenantriebssystem
US5162910A (en) * 1990-10-03 1992-11-10 Thomson Consumer Electronics, Inc. Synchronizing circuit
JPH04154318A (ja) * 1990-10-18 1992-05-27 Fujitsu Ltd Ｐｌｌ周波数シンセサイザ
KR930008433B1 (ko) * 1991-05-15 1993-08-31 금성일렉트론 주식회사 듀얼 위상동기 루프의 락 검출장치
US5144254A (en) * 1991-09-30 1992-09-01 Wilke William G Dual synthesizer including programmable counters which are controlled by means of calculated input controls
US5180933A (en) * 1991-11-26 1993-01-19 Honeywell Inc. Programmable digital out-of-lock detector
US5317283A (en) * 1993-06-08 1994-05-31 Nokia Mobile Phones, Ltd. Method to reduce noise in PLL frequency synthesis

Also Published As

Publication number Publication date
US5506531A (en) 1996-04-09
KR960012921B1 (ko) 1996-09-25

Similar Documents

Publication Publication Date Title
US5699387A (en) Phase offset cancellation technique for reducing low frequency jitters
US20100259305A1 (en) Injection locked phase lock loops
NL192966C (nl) Fasecomparator-vergrendelingsdetectieketen en een deze keten toepassende frequentiesynthesizer.
KR930018863A (ko) 적응 위상 고정 루프
US6496554B1 (en) Phase lock detection circuit for phase-locked loop circuit
US3723889A (en) Phase and frequency comparator
KR950022152A (ko) 위상 고정 루프(pll)회로를 구비하는 신호 처리 장치
KR950013046A (ko) 위상록 루프회로
KR830009698A (ko) 개선된 로크-인을 갖는 위상고정 루우프
JPH09266442A (ja) 位相同期システム
US7567642B2 (en) Phase detector with extended linear operating range
KR940012854A (ko) 안정된 위상 변별기를 갖는 위상 동기 루프
US20020074989A1 (en) Phase detector
US4876518A (en) Frequency tracking system
US6229357B1 (en) Frequency divider and method
KR940027385A (ko) 비트 클럭 재생장치
US6114889A (en) Phase locked loop for recovering clock
KR950007297A (ko) 위상 동기 루프 및 동작 방법
KR100196506B1 (ko) 고속 로킹을 위한 위상 동기 루프
KR930004859B1 (ko) 위상 고정 루프 회로의 위상 검출장치
JPH0440117A (ja) Ｐｌｌ回路
KR19990062001A (ko) 위상 동기 루프
KR20020042161A (ko) 피엘엘(ｐｌｌ) 회로의 록 검출 회로
KR19980015467A (ko) 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치 및 방법
JPH0443716A (ja) 周波数逓倍回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 17

EXPY Expiration of term